Bài giảng Kiến trúc máy tính - Chương 6: Cấu trúc bus trong máy tính

Bài giảng Kiến trúc máy tính - Chương 6: Cấu trúc bus trong máy tính, chương này trình bày về chức năng và thông số của bus; hệ thống đơn bus; phân loại bus; các loại máy vi tính và cấu trúc bus tương ứng;... Mời các bạn cùng tham khảo chi tiết nội dung bài giảng!
Nội dung trích xuất từ tài liệu:
Bài giảng Kiến trúc máy tính - Chương 6: Cấu trúc bus trong máy tính CẤU TRÚC BUS TRONG MÁY TÍNHVŨ NGỌC THANH SANGTRỊNH TẤN ĐẠTKHOA CÔNG NGHỆ THÔNG TINĐẠI HỌC SÀI GÒNEmail: trinhtandat@sgu.edu.vnWebsite: https://sites.google.com/site/ttdat88CHỨC NĂNG VÀ THÔNG SỐ CỦA BUS • Bus là đường truyền tín hiệu có chức năng lưu thông, vận chuyển tín hiệu, dữ liệu giữa các khối chức năng trong hệ thống máy tính. • Bus thường có 50 đến 100 dây dẫn được gắn trên mainboard. • Với các đường dây dẫn, Bus truyền tín hiệu giữa bộ vi xử lý và các bộ phận khác, hoặc thiết bị này với các thiết bị khác trong hệ thống máy tính. Khoa Công Nghệ Thông Tin – Đại học Sài Gòn Kiến Trúc Máy TínhCHỨC NĂNG VÀ THÔNG SỐ CỦA BUS • Độ rộng bus (bus width, đơn vị bit): là số bit dữ liệu tối đa có thể truyền trong 1 chu kỳ dữ liệu của bus (số bit dữ liệu tối đa trong 1 lần truyền). • Tốc độ bus (bus speed, đơn vị MHz): tốc độ truyền tối đa của bus. • Chu kỳ dữ liệu xung nhịp (clock data cycle): số chu kỳ xung nhịp cần thiết để truyền 1 chu kỳ dữ liệu. • Băng thông (Bandwidth, đơn vị MBps): Số bit dữ liệu tối đa truyền trên một đơn vị thời gian (giây). ?ố? độ ??? ??? ∗?ố ???? ????? 1 ?ầ? ????ề? ?ả? Băng thông [MB/s] = ?ℎ? ?ỳ ?ữ ??ệ? ?ℎ?? ???? ?ℎị? Khoa Công Nghệ Thông Tin – Đại học Sài Gòn Kiến Trúc Máy TínhHỆ THỐNG ĐƠN BUS • Có nhiều thành phần nối vào bus chung, một số thiết bị tích tực (active) có thể đòi hỏi truyền thông trên bus, một số các thiết bị thụ động chờ yêu cầu từ các thiết bị khác ➔ Các thiết bị tích cực được gọi là chủ (master) còn thiết bị thụ động là tớ (slave). • Phân loại các dây dẫn: o Dây dẫn dữ liệu: Data line. o Dây dẫn địa chỉ: Address line. o Dây dẫn điều khiển: Control line. Sơ đồ kết nối BusHỆ THỐNG ĐƠN BUS • Tại một thời điểm chỉ phục vụ được một yêu cầu trao đổi dữ liệu. • Các thành phần nối vào Bus có thể có tốc độ khác nhau. • Các Module nhớ và Module IO phụ thuộc vào cấu trúc của CPU. • Khắc phục: o Xây dựng cấu trúc đa Bus bao gồm các hệ thống Bus khác nhau về tốc độ. o Trong hầu hết các máy PC bus được phân thành 3 cấp và các bus nối với nhau thông qua cầu nối Bus. Khoa Công Nghệ Thông Tin – Đại học Sài Gòn Kiến Trúc Máy TínhPHÂN LOẠI BUS • Bus thường phân loại theo 3 cách sau: o Theo tổ chức phần cứng. o Theo giao thức truyền thông ( bus đồng bộ và không đồng bộ). o Theo loại tín hiệu truyền trên bus ( bus địa chỉ, bus dữ liệu,…). • Bus theo tổ chức phần cứng: bên trong (internal bus), bên ngoài (external bus). Các chip vi xử lý được thiết kế để tùy ý lựa chọn internal bus, với external bus cần phải thiết kế tuân theo tập các quy tắc của chuẩn còn được gọi là giao thức bus (bus protocol). Khoa Công Nghệ Thông Tin – Đại học Sài Gòn Kiến Trúc Máy TínhLOẠI BUS PHẦN CỨNG - INTERNAL BUS • Kết nối các thành phần bên trong vi xử lý: o Đơn vị điều khiển (CU) o Đơn vị số học và logic (ALU) o Các thanh ghi (Registers) Khoa Công Nghệ Thông Tin – Đại học Sài Gòn Kiến Trúc Máy TínhLOẠI BUS PHẦN CỨNG - EXTERNAL BUS • Các external bus được lắp đặt vào bo mạch chủ, từ đó kết nối với các internal bus ➔ Kết nối bo mạch chủ với các thành phần khác. • Dây cáp external bus dùng để kết nối thiết bị ngoại vi và thiết bị nội bộ, kết nối internal buses với thiết bị nội bộ.LOẠI BUS GIAO THỨC TRUYỀN THÔNG - BUS ĐỒNG BỘ - SYNCHRONOUS BUS • Bus đồng bộ có một đường điều khiển bởi một bộ dao động thạch anh, tín hiệu trên đường dây này có dạng sóng vuông với tần số 5 → 50 MHz. • Mọi hoạt động bus xảy ra trong một số nguyên lần chu kỳ gọi là chu kỳ bus. • Ví dụ (hình bên): tấn số xung clock là 4MHz ➔ chu kỳ bus là 250ns Chu kỳ đọc trong bus đồng bộ Khoa Công Nghệ Thông Tin – Đại học Sài Gòn Kiến Trúc Máy TínhLOẠI BUS GIAO THỨC TRUYỀN THÔNG - BUS ĐỒNG BỘ - SYNCHRONOUS BUS • Giả sử đọc 1 byte từ bộ nhớ chiếm 3 chu kỳ bus (750ns), tương ứng với T1, T2, T3. • Thao tác đọc: o T1: bắt đầu bằng cạnh dương xung clock → vi xử lý đặt địa chỉ byte cần đọc lên bus địa chỉ. ...