Bài giảng Kiến trúc máy tính: Tuần 10 - ĐH Công nghệ thông tin
Số trang: 53
Loại file: pptx
Dung lượng: 487.86 KB
Lượt xem: 15
Lượt tải: 0
Xem trước 6 trang đầu tiên của tài liệu này:
Thông tin tài liệu:
Sau khi học xong chương này người học có thể hiểu về: Cơ chế thực thi lệnh và các quy ước về thiết kế logic, thiết kế Datapath với 8 lệnh cơ bản cho một bộ xử lý và cách hiện thực thiết kế này.
Nội dung trích xuất từ tài liệu:
Bài giảng Kiến trúc máy tính: Tuần 10 - ĐH Công nghệ thông tin KIẾN TRÚC MÁY TÍNH Tuần 10 BỘ XỬ LÝ PROCESSOR 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 1 BỘ XỬ LÝ Mục đích: ü Hiểu cơ chế thực thi lệnh và các quy ước về thiết kế logic ü Thiết kế Datapath với 8 lệnh cơ bản cho một bộ xử lý và cách hiện thực thiết kế này. Slide tham khảo từ: 1. Computer Organization and Design: The Hardware/Software Interface, Patterson, D. A., and J. L. Hennessy, Morgan Kaufman, Revised Fourth Edition, 2011. 2. NUS, Singapore 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 2 BỘ XỬ LÝ 1. Giới thiệu 2. Nhắc lại các quy ước thiết kế logic 3. Xây dựng đường dữ liệu (datapath) đơn giản 4. Hiện thực datapath đơn chu kỳ 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 3 Giới thiệu v Hiệu suất của một máy tính được xác định bởi ba yếu tố: p Tổng số câu lệnh Được xác định bởi trình biên dịch và kiến trúc tập lệnh p Chu kỳ xung clock Được xác định bởi quá p Số chu kỳ xung clock trên một lệnh trình hiện thực bộ xử lý (Clock cycles per instruction − CPI) v Mục đích chính của chương này: - Giải thích quy tắc hoạt động và hướng dẫn xây dựng datapath cho một bộ xử lý chứa một số lệnh đơn giản (giống kiến trúc tập lệnh dạng MIPS), gồm hai ý chính: • Thiết kế datapath • Hiện thực datapath đã thiết kế MIPS (bắt nguồn từ chữ viết tắt của ‘Microprocessor without Interlocked Pipeline Stages’) là một kiến trúc tập tập lệnh dạng RISC, được phát triển bởi MIPS Technologies (trước đây là MIPS Computer Systems, Inc.) 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 4 Giới thiệu Chương này chỉ xem xét 8 lệnh trong 3 nhóm chính của tập lệnh MIPS: § Nhóm lệnh tham khảo bộ nhớ (lw và sw) § Nhóm lệnh liên quan đến logic và số học (add, sub, AND, OR, và slt) § Nhóm lệnh nhảy (Lệnh nhảy với điều kiện bằng beq) 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 5 Giới thiệu Tổng quan các lệnh cần xem xét: Nhóm lệnh tham khảo bộ nhớ: Nạp lệnh Đọc một/hai thanh ghi Sử dụng ALU Truy xuất bộ nhớ để đọc/ghi dữ liệu Nhóm lệnh logic và số học: Nạp lệnh Đọc một/hai thanh ghi Sử dụng ALU Ghi dữ liệu vào thanh ghi Nhóm lệnh nhảy: Nạp lệnh Đọc một/hai thanh ghi Sử dụng ALU Chuyển đến địa chỉ lệnh tiếp theo dựa trên kết quả so sánh 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 6 Giới thiệu Hình ảnh datapath của một bộ xử lý với 8 lệnh MIPS: add, sub, AND, OR, slt, lw, sw và beq 03/2017 7 BỘ XỬ LÝ 1. Giới thiệu 2. Nhắc lại các quy ước thiết kế logic 3. Xây dựng đường dữ liệu (datapath) đơn giản 4. Hiện thực datapath đơn chu kỳ 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 8 Quy ước thiết kế Phần này nhắc lại các khái niệm: v Mạch tổ hợp (Combinational): ALU v Mạch tuần tự (Sequential): instruction/data memories và thanh ghi v Tín hiệu điều khiển (Control signal) v Tín hiệu dữ liệu (Data signal) § Asserted (assert): Khi tín hiệu ở mức cao hoặc ‘true’ § Deasserted (deassert): Khi tín hiệu ở mức thấp hoặc ‘false’ § Edgetriggered clocking (Rising/Falling) Bus v 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 9 BỘ XỬ LÝ 1. Giới thiệu 2. Nhắc lại các quy ước thiết kế logic 3. Xây dựng đường dữ liệu (datapath) đơn giản 4. Hiện thực datapath đơn chu kỳ 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 10 Quy trình thực thi lệnh n Instruction Fetch (tìm nạp lệnh): Instruct ion p Nạp lệnh từ bộ nhớ (memory) Fetch p Địa chỉ của lệnh lưu trong thanh ghi Instruct Program Counter (PC) ion Instruction Decode n Instruction Decode (giải mã lệnh): Next Operan d p Tìm ra lệnh thực hiện Fetch n Operand Fetch (tìm nạp toán Execut e hạng): Result p Lấy các toán hạng cần thiết cho lệnh Write n Execute (thực thi): p Thực hiện câu lệnh 03/2017 n Result Write (lưu trữ): Copyrights 2017 CEUIT. All Rights Reserved. 11 Quy trình thực thi lệnh n Bảng sau mô tả ba giai đoạn thực thi lệnh trong ba nhóm lệnh cơ bản của MIPS (Giai đoạn Fetch and Decode không được hiển thị) add $3, $1, $2 lw $3, 20( $1 ) beq $1, $2, label Fetch & standard standard standard Decode o Đọc thanh ghi $1, xem o Đọc thanh ...
Nội dung trích xuất từ tài liệu:
Bài giảng Kiến trúc máy tính: Tuần 10 - ĐH Công nghệ thông tin KIẾN TRÚC MÁY TÍNH Tuần 10 BỘ XỬ LÝ PROCESSOR 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 1 BỘ XỬ LÝ Mục đích: ü Hiểu cơ chế thực thi lệnh và các quy ước về thiết kế logic ü Thiết kế Datapath với 8 lệnh cơ bản cho một bộ xử lý và cách hiện thực thiết kế này. Slide tham khảo từ: 1. Computer Organization and Design: The Hardware/Software Interface, Patterson, D. A., and J. L. Hennessy, Morgan Kaufman, Revised Fourth Edition, 2011. 2. NUS, Singapore 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 2 BỘ XỬ LÝ 1. Giới thiệu 2. Nhắc lại các quy ước thiết kế logic 3. Xây dựng đường dữ liệu (datapath) đơn giản 4. Hiện thực datapath đơn chu kỳ 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 3 Giới thiệu v Hiệu suất của một máy tính được xác định bởi ba yếu tố: p Tổng số câu lệnh Được xác định bởi trình biên dịch và kiến trúc tập lệnh p Chu kỳ xung clock Được xác định bởi quá p Số chu kỳ xung clock trên một lệnh trình hiện thực bộ xử lý (Clock cycles per instruction − CPI) v Mục đích chính của chương này: - Giải thích quy tắc hoạt động và hướng dẫn xây dựng datapath cho một bộ xử lý chứa một số lệnh đơn giản (giống kiến trúc tập lệnh dạng MIPS), gồm hai ý chính: • Thiết kế datapath • Hiện thực datapath đã thiết kế MIPS (bắt nguồn từ chữ viết tắt của ‘Microprocessor without Interlocked Pipeline Stages’) là một kiến trúc tập tập lệnh dạng RISC, được phát triển bởi MIPS Technologies (trước đây là MIPS Computer Systems, Inc.) 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 4 Giới thiệu Chương này chỉ xem xét 8 lệnh trong 3 nhóm chính của tập lệnh MIPS: § Nhóm lệnh tham khảo bộ nhớ (lw và sw) § Nhóm lệnh liên quan đến logic và số học (add, sub, AND, OR, và slt) § Nhóm lệnh nhảy (Lệnh nhảy với điều kiện bằng beq) 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 5 Giới thiệu Tổng quan các lệnh cần xem xét: Nhóm lệnh tham khảo bộ nhớ: Nạp lệnh Đọc một/hai thanh ghi Sử dụng ALU Truy xuất bộ nhớ để đọc/ghi dữ liệu Nhóm lệnh logic và số học: Nạp lệnh Đọc một/hai thanh ghi Sử dụng ALU Ghi dữ liệu vào thanh ghi Nhóm lệnh nhảy: Nạp lệnh Đọc một/hai thanh ghi Sử dụng ALU Chuyển đến địa chỉ lệnh tiếp theo dựa trên kết quả so sánh 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 6 Giới thiệu Hình ảnh datapath của một bộ xử lý với 8 lệnh MIPS: add, sub, AND, OR, slt, lw, sw và beq 03/2017 7 BỘ XỬ LÝ 1. Giới thiệu 2. Nhắc lại các quy ước thiết kế logic 3. Xây dựng đường dữ liệu (datapath) đơn giản 4. Hiện thực datapath đơn chu kỳ 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 8 Quy ước thiết kế Phần này nhắc lại các khái niệm: v Mạch tổ hợp (Combinational): ALU v Mạch tuần tự (Sequential): instruction/data memories và thanh ghi v Tín hiệu điều khiển (Control signal) v Tín hiệu dữ liệu (Data signal) § Asserted (assert): Khi tín hiệu ở mức cao hoặc ‘true’ § Deasserted (deassert): Khi tín hiệu ở mức thấp hoặc ‘false’ § Edgetriggered clocking (Rising/Falling) Bus v 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 9 BỘ XỬ LÝ 1. Giới thiệu 2. Nhắc lại các quy ước thiết kế logic 3. Xây dựng đường dữ liệu (datapath) đơn giản 4. Hiện thực datapath đơn chu kỳ 03/2017 Copyrights 2017 CEUIT. All Rights Reserved. 10 Quy trình thực thi lệnh n Instruction Fetch (tìm nạp lệnh): Instruct ion p Nạp lệnh từ bộ nhớ (memory) Fetch p Địa chỉ của lệnh lưu trong thanh ghi Instruct Program Counter (PC) ion Instruction Decode n Instruction Decode (giải mã lệnh): Next Operan d p Tìm ra lệnh thực hiện Fetch n Operand Fetch (tìm nạp toán Execut e hạng): Result p Lấy các toán hạng cần thiết cho lệnh Write n Execute (thực thi): p Thực hiện câu lệnh 03/2017 n Result Write (lưu trữ): Copyrights 2017 CEUIT. All Rights Reserved. 11 Quy trình thực thi lệnh n Bảng sau mô tả ba giai đoạn thực thi lệnh trong ba nhóm lệnh cơ bản của MIPS (Giai đoạn Fetch and Decode không được hiển thị) add $3, $1, $2 lw $3, 20( $1 ) beq $1, $2, label Fetch & standard standard standard Decode o Đọc thanh ghi $1, xem o Đọc thanh ...
Tìm kiếm theo từ khóa liên quan:
Bài giảng Kiến trúc máy tính Kiến trúc máy tính Bộ xử lý processor Thiết kế Datapath Xây dựng đường dữ liệu Quy ước thiết kế logicGợi ý tài liệu liên quan:
-
67 trang 300 1 0
-
Giáo trình Kiến trúc máy tính và quản lý hệ thống máy tính: Phần 1 - Trường ĐH Thái Bình
119 trang 234 0 0 -
105 trang 204 0 0
-
84 trang 200 2 0
-
Lecture Computer Architecture - Chapter 1: Technology and Performance evaluation
34 trang 167 0 0 -
Giải thuật và cấu trúc dữ liệu
305 trang 160 0 0 -
142 trang 146 0 0
-
Thuyết trình môn kiến trúc máy tính: CPU
20 trang 146 0 0 -
Bài giảng Lắp ráp cài đặt máy tính 1: Bài 2 - Kiến trúc máy tính
56 trang 104 0 0 -
4 trang 97 0 0