Bài giảng Kỹ thuật số - Chương 5.3: Bộ đếm không đồng bộ (bộ đếm nối tiếp)
Số trang: 15
Loại file: pdf
Dung lượng: 391.01 KB
Lượt xem: 11
Lượt tải: 0
Xem trước 2 trang đầu tiên của tài liệu này:
Thông tin tài liệu:
Bài giảng Kỹ thuật số - Chương 5.3: Bộ đếm không đồng bộ (bộ đếm nối tiếp). Chương này cung cấp cho sinh viên những nội dung kiến thức gồm: bộ đếm không đồng bộ (nối tiếp); thiết kế bộ đếm không đồng bộ; bộ đếm nối tiếp thuận/nghịch; ưu, nhược điểm của đếm nối tiếp;... Mời các bạn cùng tham khảo!
Nội dung trích xuất từ tài liệu:
Bài giảng Kỹ thuật số - Chương 5.3: Bộ đếm không đồng bộ (bộ đếm nối tiếp)Bộ đếm không đồng bộ (bộ đếm nối tiếp) 1Bộ đếm không đồng bộ (nối tiếp)▪ Cấu trúc: Bộ đếm không đồng bộ / bộ đếm nối tiếp bao gồm nhiều TFF (hoặc JKFF thực hiện chức năng của TFF) ghép nối tiếp với nhau – ngõ ra của FF đứng trước đóng vai trò là xung Clock cho FF đứng sau▪ Ngõ vào T=1 (nếu dùng JKFF thì J=K=1)▪ Hoạt động theo bộ mã duy nhất 8421▪ Bộ đếm nối tiếp chính là bộ chia tần số dùng TFF▪ Phân loại – Đếm nối tiếp đếm lên – Đếm nối tiếp đếm xuống – Đếm nối tiếp đếm Modulo M – Đếm nối tiếp thuận nghịch 2Thiết kế bộ đếm không đồng bộ▪ Cách ghép nối: các TFF (hoặc JKFF thực hiện chức năng TFF với J=K=1) mắc nối tiếp với nhau tùy thuộc vào 1) tín hiệu xung Clock (Ck) và 2) hướng đếm, tuân theo bảng sau đây Ck tích cực Ck tích cực sườn xuống sườn lên Đếm lên Cki+1 = Qi Cki+1 = /Qi (Đếm thuận) Đếm xuống Cki+1 = /Qi Cki+1 = Qi (Đếm nghịch) /Qi = 3Thiết kế bộ đếm không đồng bộ (tt)▪ Số lượng FF cần sử dụng? – Bộ đếm có N trạng thái → cần dùng log2N TFF với T=1 (hoặc JKFF đóng vai trò của TFF với J=K=1) 4Ví dụ 1▪ Thiết kế bộ đếm nối tiếp (đếm không đồng bộ) đếm lên, đếm 4 (0, 1, 2, 3), sử dụng TFF có tín hiệu Ck tích cực theo sườn xuống?▪ Số lượng TFF cần dùng? – Đếm 4 trạng thái phân biệt (0→3) cần dùng log24 = 2 TFF▪ Cách ghép nối các TFF: vì đếm lên, sử dụng TFF có tín hiệu xung clock Ck tích cực theo sườn xuống nên cần ghép nối tiếp các TFF sao cho: Cki+1 = Qi – Ck2 = Q1 – Ck1 nhận xung clock từ nguồn phát bên ngoài▪ Các ngõ vào dữ liệu T1=T2=1 (nối lên mức logic 1) 5Ví dụ về đếm không đồng bộ (tt)▪ Sơ đồ mạch▪ Tác dụng của tín hiệu Clr (Clear): tín hiệu vào tích cực mức 0, dùng để xóa ngõ ra Q của FF về không – Nếu Clr = 0 → Q = 0 6Ví dụ về đếm không đồng bộ (tt)▪ Giản đồ thời gian và bảng trạng thái hoạt động 7Ví dụ 2Thiết kế bộ đếm nối tiếp, đếm xuống, đếm 8 trạng tháidùng JKFF có xung Ck tác động tích cực theo sườnxuống. Lưu ý: trạng thái ban đầu của bộ đếm khi tínhiệu Clr=0 thì các ngõ ra đều bị xóa về 0.Mô phỏng mạch trên máy tính:▪ CircuitMaker Simulation▪ Proteus Simulation (nên sử dụng)▪Mô tả mạch bằng Verilog HDL (hoặc VHDL) và môphỏng kiểm tra bằng ModelSIM 8Ví dụ 2 (tt)▪ Sơ đồ mạch (vẽ trong CircuitMaker) 9Dạng sóng theo thời gian của Ví dụ 2 0 1 3 7 10Ví dụ 3Thiết kế bộ đếm nối tiếp, đếm lên, đếm 6 trạng tháidùng TFF có xung Ck tác động theo sườn lên. (gợi ý:xem bài giảng phần đếm modulo M). 11Bộ đếm nối tiếp thuận/nghịch▪ Đây là bộ đếm nối tiếp thực hiện chức năng vừa đếm lên (đếm thuận), vừa đếm xuống (đếm nghịch)▪ Cần có thêm 1 tín hiệu điều khiển chiều đếm 12Ví dụ về đếm nối tiếp thuận nghịch▪ Thiết kế bộ đếm nối tiếp, đếm thuận nghịch, đếm 8, sử dụng JKFF có xung Ck tác động tích cực theo sườn lên?▪ Giả thiết: – Gọi X là tín hiệu điều khiển chiều đếm và quy ước: X=0 mạch đếm lên, X=1 mạch đếm xuống. – giả thiết các FF được xóa về 0 lúc ban đầu và tín hiệu xóa Clr tác động tích cực theo mức 1.▪ Yêu cầu: – xác định số FF sử dụng – xác định quy luật ghép nối các FF – vẽ sơ đồ mạch thực hiện – vẽ dạng sóng theo thời gian 13Ưu, nhược điểm của đếm nối tiếp▪ Ưu điểm: Đơn giản, dễ thiết kế▪ Nhược điểm: Trễ truyền dẫn bị tích lũy → kết quả đếm không đồng bộ với tín hiệu xung clock ở đầu vào, nếu thời gian trễ tích lũy lớn hơn 1 chu kỳ tín hiệu xung clock thì sẽ đếm sai▪ Khắc phục: Sử dụng bộ đếm song song, kết quả đếm xuất hiện đồng bộ với xung clock, thời gian trễ chỉ bằng thời gian trễ của 1 FF, và các ưu điểm khác của bộ đếm song song! 14Các ví dụ khác về đếm nối tiếp▪ Đếm lên, đếm 4, dùng TFF có Ck tích cực sườn lên▪ Đếm xuống, đếm 4, TFF, Ck tích cực sườn xuống▪ Đếm xuống, đếm 4, TFF, Ck tích cực sườn lên▪ Đếm lên (xuống), đếm 8/16, TFF, Ck sườn xuống▪ Đếm lên (xuống), đếm 8/16, TFF, Ck sườn lên▪ Đếm lên (xuống) với JKFF (J=K=1): 8, 16▪ Đếm Modulo M (dung lượng đếm khác 2n)▪ Đếm nối tiếp ...
Nội dung trích xuất từ tài liệu:
Bài giảng Kỹ thuật số - Chương 5.3: Bộ đếm không đồng bộ (bộ đếm nối tiếp)Bộ đếm không đồng bộ (bộ đếm nối tiếp) 1Bộ đếm không đồng bộ (nối tiếp)▪ Cấu trúc: Bộ đếm không đồng bộ / bộ đếm nối tiếp bao gồm nhiều TFF (hoặc JKFF thực hiện chức năng của TFF) ghép nối tiếp với nhau – ngõ ra của FF đứng trước đóng vai trò là xung Clock cho FF đứng sau▪ Ngõ vào T=1 (nếu dùng JKFF thì J=K=1)▪ Hoạt động theo bộ mã duy nhất 8421▪ Bộ đếm nối tiếp chính là bộ chia tần số dùng TFF▪ Phân loại – Đếm nối tiếp đếm lên – Đếm nối tiếp đếm xuống – Đếm nối tiếp đếm Modulo M – Đếm nối tiếp thuận nghịch 2Thiết kế bộ đếm không đồng bộ▪ Cách ghép nối: các TFF (hoặc JKFF thực hiện chức năng TFF với J=K=1) mắc nối tiếp với nhau tùy thuộc vào 1) tín hiệu xung Clock (Ck) và 2) hướng đếm, tuân theo bảng sau đây Ck tích cực Ck tích cực sườn xuống sườn lên Đếm lên Cki+1 = Qi Cki+1 = /Qi (Đếm thuận) Đếm xuống Cki+1 = /Qi Cki+1 = Qi (Đếm nghịch) /Qi = 3Thiết kế bộ đếm không đồng bộ (tt)▪ Số lượng FF cần sử dụng? – Bộ đếm có N trạng thái → cần dùng log2N TFF với T=1 (hoặc JKFF đóng vai trò của TFF với J=K=1) 4Ví dụ 1▪ Thiết kế bộ đếm nối tiếp (đếm không đồng bộ) đếm lên, đếm 4 (0, 1, 2, 3), sử dụng TFF có tín hiệu Ck tích cực theo sườn xuống?▪ Số lượng TFF cần dùng? – Đếm 4 trạng thái phân biệt (0→3) cần dùng log24 = 2 TFF▪ Cách ghép nối các TFF: vì đếm lên, sử dụng TFF có tín hiệu xung clock Ck tích cực theo sườn xuống nên cần ghép nối tiếp các TFF sao cho: Cki+1 = Qi – Ck2 = Q1 – Ck1 nhận xung clock từ nguồn phát bên ngoài▪ Các ngõ vào dữ liệu T1=T2=1 (nối lên mức logic 1) 5Ví dụ về đếm không đồng bộ (tt)▪ Sơ đồ mạch▪ Tác dụng của tín hiệu Clr (Clear): tín hiệu vào tích cực mức 0, dùng để xóa ngõ ra Q của FF về không – Nếu Clr = 0 → Q = 0 6Ví dụ về đếm không đồng bộ (tt)▪ Giản đồ thời gian và bảng trạng thái hoạt động 7Ví dụ 2Thiết kế bộ đếm nối tiếp, đếm xuống, đếm 8 trạng tháidùng JKFF có xung Ck tác động tích cực theo sườnxuống. Lưu ý: trạng thái ban đầu của bộ đếm khi tínhiệu Clr=0 thì các ngõ ra đều bị xóa về 0.Mô phỏng mạch trên máy tính:▪ CircuitMaker Simulation▪ Proteus Simulation (nên sử dụng)▪Mô tả mạch bằng Verilog HDL (hoặc VHDL) và môphỏng kiểm tra bằng ModelSIM 8Ví dụ 2 (tt)▪ Sơ đồ mạch (vẽ trong CircuitMaker) 9Dạng sóng theo thời gian của Ví dụ 2 0 1 3 7 10Ví dụ 3Thiết kế bộ đếm nối tiếp, đếm lên, đếm 6 trạng tháidùng TFF có xung Ck tác động theo sườn lên. (gợi ý:xem bài giảng phần đếm modulo M). 11Bộ đếm nối tiếp thuận/nghịch▪ Đây là bộ đếm nối tiếp thực hiện chức năng vừa đếm lên (đếm thuận), vừa đếm xuống (đếm nghịch)▪ Cần có thêm 1 tín hiệu điều khiển chiều đếm 12Ví dụ về đếm nối tiếp thuận nghịch▪ Thiết kế bộ đếm nối tiếp, đếm thuận nghịch, đếm 8, sử dụng JKFF có xung Ck tác động tích cực theo sườn lên?▪ Giả thiết: – Gọi X là tín hiệu điều khiển chiều đếm và quy ước: X=0 mạch đếm lên, X=1 mạch đếm xuống. – giả thiết các FF được xóa về 0 lúc ban đầu và tín hiệu xóa Clr tác động tích cực theo mức 1.▪ Yêu cầu: – xác định số FF sử dụng – xác định quy luật ghép nối các FF – vẽ sơ đồ mạch thực hiện – vẽ dạng sóng theo thời gian 13Ưu, nhược điểm của đếm nối tiếp▪ Ưu điểm: Đơn giản, dễ thiết kế▪ Nhược điểm: Trễ truyền dẫn bị tích lũy → kết quả đếm không đồng bộ với tín hiệu xung clock ở đầu vào, nếu thời gian trễ tích lũy lớn hơn 1 chu kỳ tín hiệu xung clock thì sẽ đếm sai▪ Khắc phục: Sử dụng bộ đếm song song, kết quả đếm xuất hiện đồng bộ với xung clock, thời gian trễ chỉ bằng thời gian trễ của 1 FF, và các ưu điểm khác của bộ đếm song song! 14Các ví dụ khác về đếm nối tiếp▪ Đếm lên, đếm 4, dùng TFF có Ck tích cực sườn lên▪ Đếm xuống, đếm 4, TFF, Ck tích cực sườn xuống▪ Đếm xuống, đếm 4, TFF, Ck tích cực sườn lên▪ Đếm lên (xuống), đếm 8/16, TFF, Ck sườn xuống▪ Đếm lên (xuống), đếm 8/16, TFF, Ck sườn lên▪ Đếm lên (xuống) với JKFF (J=K=1): 8, 16▪ Đếm Modulo M (dung lượng đếm khác 2n)▪ Đếm nối tiếp ...
Tìm kiếm theo từ khóa liên quan:
Bài giảng Kỹ thuật số Kỹ thuật số Bộ đếm không đồng bộ Bộ đếm nối tiếp Thiết kế bộ đếm không đồng bộ Tín hiệu xung Clock Bộ đếm nối tiếp thuận nghịchTài liệu liên quan:
-
Phương pháp Xử lý ảnh bằng kỹ thuật số: Phần 1
92 trang 101 0 0 -
29 trang 99 0 0
-
115 trang 90 1 0
-
161 trang 78 0 0
-
Giáo trình Xử lý số tín hiệu (Digital signal processing): Phần 1
95 trang 66 1 0 -
408 trang 55 0 0
-
Ứng dụng mô hình thông tin BIM trong dự án trạm biến áp và đường dây truyền tải điện
13 trang 52 0 0 -
Đề thi học kì 1 môn Kỹ thuật số năm 2020-2021 có đáp án - Trường ĐH Sư Phạm Kỹ Thuật TP.HCM
9 trang 50 0 0 -
Bài tập và hướng dẫn giải bài tập lập trình PLC S7-300
89 trang 46 0 0 -
13 trang 40 0 0