Bài giảng Kỹ thuật số và vi xử lý: Chương 3 - ĐH Bách Khoa

Bài giảng Kỹ thuật số và vi xử lý: Chương 3 - Hệ tổ hợp trình bày khái niệm, mạch cộng, mạch chọn kênh/hợp kênh, mạch phân kênh/giải mã, mạch mã hóa, mạch so sánh, mạch tạo và kiểm tra chẵn/lẻ. Tham khảo nội dung bài giảng để hiểu rõ hơn về các mạch trên.
Nội dung trích xuất từ tài liệu:
Bài giảng Kỹ thuật số và vi xử lý: Chương 3 - ĐH Bách Khoa Chương III. HỆ TỔ HỢP 3.1 Khái niệmĐặc điểm : hàm ra tại mỗi thời điểm chỉ phụ thuộcvào trị các biến vào tại thời điểm đó. x1 y1 x2 Mạch y2 . tổ . . hợp . xn ym y1 = f1(x1,x2,…,xn) y2 = f2(x1,x2,…,xn) ............. ym = fm(x1,x2,…,xn) Các bước thiết kế:- Lập bảng chân lý mô tả hành vi của hệ.- Rút gọn hàm .- Vẽ mạch thực hiện.3.2 Mạch cộngChức năng:thực hiện phép cộng số học đối với các số hạng ở ngõ vàoMạch cộng bán phần HA (Half Adder) Vào Ra A,B – hai số hạng A B S C S - tổng 0 0 0 0 C – số nhớ 0 1 1 0 S = AB + AB = A⊕B 1 0 1 0 C = AB 1 1 0 1 Mạch cộng bán phần HA (Half Adder)S = A⊕BC = AB A S A S HA B B C C Mạch cộng toàn phần FA (Full Adder) Vào RaA B C-1 S C A S0 0 0 0 0 B FA0 0 1 1 0 C-1 C0 1 0 1 00 1 1 0 1 Sơ đồ khối1 0 0 1 0 A,B – hai số hạng1 0 1 0 1 C-1 – số nhớ từ bit thấp1 1 0 0 1 S - tổng1 1 1 1 1 C - số nhớ lên bit caoS AB S = ABC-1 + ABC-1 +C-1 00 01 11 10 + ABC-1 + ABC-10 1 1 = C-1(AB + AB) +1 1 1 + C-1(AB + AB) = C-1(A⊕ B) +C + C-1(A⊕ B) AB = A⊕B⊕CC-1 00 01 11 100 1 C = AB + BC-1 + AC-11 1 1 1S = A⊕B⊕CC = AB + BC-1 + AC-1 A S B FA C-1 C A S B C C-1 3.3 Mạch chọn kênh/hợp kênh (Selector/Multiplexer) A0 A1 : MUX Y A2n- 1 : XCS/ EN- Y là ngõ ra .- A0, A1,…, A2n-1 là 2n kênh tín hiệu vào .- X là tín hiệu điều khiển n bit . Mạch chọn kênh 4 → 1 x1x0 Y 0 00 A0 A0 1 01 A1 A1 2 10 A2 A2Y 3 11 A3 A3 x1 x0 Mạch chọn kênh 4 → 1A0A1 YA2A3x0x1 Thực hiện hàm f1 trên cơ sở MUX 4 → 1 f1(A,B,C) = ∑(1,3,5,6) = ABC + ABC + ABC + ABCChọn biến điều khiển : x1x0 = BC x1x0 Y 0 A0BC 0 0 A0 1 A1BC 0 1 A1 A2 Y = f1BC 1 0 A2 A A3BC 1 1 A3 C x0 B x1 Thực hiện hàm f2 trên cơ sở MUX 4 → 1 A B C f2 C A0 000 0 A1A0 001 1 A2 f2 010 1 A3A1 011 0 B x0 100 1 A x1A2 101 0 110 0A3 111 1Thực hiện hàm f3 trên cơ sở MUX 8 → 1 x2x1 x0 Y 000 A0 Y = A0 x2x1x0 + A1x2x1x0 + 001 A1 + A2x2x1x0+ A3x2x1x0 + 010 A2 + A4x2x1x0+ A5x2x1x0 + 011 A3 + A6 x2x1x0+ A7x2x1x0 100 A4 101 A5 110 A6 111 A7 f3 AB A0 A2 A6 A4 1 A0CD 00 01 11 10 D A1 00 1 1 1 0 A2 01 1 1 A3 11 1 1 1 A4 f3 10 1 1 A5 A1 A3 A7 A5 A6 A7A0 = 1 A1 = D A2 = 0 C x0A3 = 1 A4 = D A5 = D B x1A6 = D A7 = D A x2 3.4 Mạch phân kênh/giải mã ( Demultiplexer/ Decoder) A y0 DEMUX y2 X : y2n- 1y0 ,y1, . . . , y2n- 1 laø 2n ngoõ ra .A laø keânh tín hieäu vaøo .X laø tín hieäu ñieàu khieån n bit . MẠCH PHÂN KÊNH 2→ 4Vào Ra y0x1 x0 y 3 y 2 y1 y0 y10 0 0 0 0 A y20 1 0 0 A 0 A y31 0 0 A 0 0 x01 1 A 0 0 0 x1 y0 = A x1 x0 A y0 y1 = A x1 x0 y1 y2 = A x1 x0 x0 y2 MẠCH GIẢI MÃ 2→ 4 Vào RaEN x1 x0 y0 y1 y2 y3 EN o y01 X X 1 1 1 1 y1 0 0 0 0 1 1 1 y2 0 0 1 1 0 1 1 ...