Bài giảng Thiết bị ngoại vi và kỹ thuật ghép nối: Chương 1 - Bùi Quốc Anh

Kiến trúc hệ vi xử lý - máy tính là bài học của chương 1 thuộc bộ "Bài giảng Thiết bị ngoại vi và kỹ thuật ghép nối" do Bùi Quốc Anh biên soạn hướng đến trình bày các vấn đề cơ bản về kiến trúc thiết bị hệ kinh điển, các hệ nhúng; kiến trúc hệ máy tính Hi Performance - desktop; hoạt động của hệ thống.
Nội dung trích xuất từ tài liệu:
Bài giảng Thiết bị ngoại vi và kỹ thuật ghép nối: Chương 1 - Bùi Quốc Anh Ch.1 Kiến trúc hệ VXL – MT ƒ Kiến trúc thiết bị hệ kinh điển, các hệ nhúng ƒ Kiến trúc hệ máy tính ‘Hi Performance’ - desktop ƒ Hoạt động của hệ thống. P&I-Ch1:Architecture 1 1.1. Kiến trúc Hệ VXL, Máy tính kinh điển – Embedded systems 1.1.1. Sơ đồ: 3 phần: - CS, - Ngoại vi & - Interface P&I-Ch1:Architecture 2 1.1.1. a. Central Sub System – CS: + CPU: Central Processing Unit: • Khái niệm: Là bộ điều khiển trung tâm, thực hiện công việc được giao đặt trong bộ nhớ chương trình bằng cách thực hiện các phép xử lý lên các biến nhị phân và điều khiển thiết bị ngoại vi. • Công việc bao gồm: – Tìm lệnh, giải mã lệnh, [tìm toán hạng, xử lý và cất kết quả], – In/Out với các port kiểu Interrupt và DMA để điều khiển thiết bị ngoại vi. P&I-Ch1:Architecture 3 ¾Đặc trưng – Specifications: • Kích thước toán hạng (bit): 4, 8, 12, 16, 32, 64... • Tốc độ xử lý: Mips, clock multiplier, • Kiến trúc: – RISC (Reduced Instruction Set Computer)vs CISC (Complex Instruction Set Computer), – DSP – Digital Signal Processor, – Micro Controller (All in one) • Pinning/Signalling (Data/Address - Mux, Control bus, IRQ, HRQ, RD/WR...), • Register set, • Instruction set – Addressing Modes, • Power: Slow/ sleep/ power down modes • ... P&I-Ch1:Architecture 4 + Memories (Semiconductor): K/n & ROM: Khái niệm: • Lưu thông tin (ch/tr và số liệu) dạng nhị phân, • Dung lượng lớn (upto 100s Mega bit), tốc độ truy nhập nhanh (downto ns access time). – Physically: tính chất vật lý như thế nào? • ROMs: Mask ROM, PROM, EPROM, EAROM, OTROM, NonVolatile mem, ... • Là bộ nhớ chỉ đọc, vẫn lưu thông tin khi mất điện, • Package : byte • Access time:100..120ns • Ghi/nạp nội dung: T/bị chuyên dùng (ROM Burner /Programmator) • Shadow ROM?: copy nội dung từ ROM sang DRAM mỗi khi khởi động P&I-Ch1:Architecture 5 Memories (Semiconductor): SRAM ¾ L−u th«ng tin t¹m thêi, kh«ng l−u ®−îc khi mÊt ®iÖn, ®äc vµ ghi ®−îc, [Read/Write Mem]. ¾ Static RAM: ¾ nhanh (80..3 ns), ¾ byte/nibble package, ¾ mËt ®é byte/chip nhá (upto 64/256 KB/ chip), ¾ ®¾t, tiªu thô c«ng suÊt nhiÒu, ¾ CMOS RAM: chËm vµ tiªu thô cùc Ýt, less μW. Vdô: MC 146818 RealTimeClock-CMOS RAM ¾ Dïng trong c¸c hÖ nhá, cache memory. P&I-Ch1:Architecture 6 Memories (Semiconductor): DRAM Dynamic RAM: DRAM: ƒ Tèc ®é/Access time (50-70ns), [10..20ns] Pre-fetched ƒ MËt ®é bit/chip >> (1 Gbit/chip – 1996, Korea), ƒ bit package => DRAM bank, ƒ Tiªu thô c«ng suÊt nhá. ƒ Th«ng tin chØ l−u ®−îc 10ms => refreshing DRAM víi chu kú @ 7,5ms => phøc t¹p. ƒ Dïng trong c¸c hệ cã dung l−îng nhí lín: m¸y tÝnh, m¸y chñ... P&I-Ch1:Architecture 7 Memories (Semiconductor): FLASH & Others Flash memory: EAROM typed, ®äc ®−îc, xo¸ tõng bank, ghi l¹i ®−îc tõng byte. Th«ng tin l−u ®−îc 20 năm, dïng nhiÒu hiÖn tại vµ t−¬ng lai: BIOS, diskchip, USB stick Mem... Serial EAROM/FLASH: dïng ®Ó l−u configuration, dïng bus I2C (Philips). VÝ dô øng dông : thÎ vi m¹ch, TV, ... Dual [Quad] Ported RAM: Switching Sys., PGA RAM-DAC: VGA, VoiceChip PCMCIA .... P&I-Ch1:Architecture 8 Memories (Semiconductor): Logically: Bé nhí chøa th«ng tin gì? ƒ Program memory: ƒ chøa ch/tr ®ang ®−îc thùc hiÖn ƒ Data memory: ƒ c¸c biÕn ngÉu nhiªn, ƒ biÕn cã cÊu tróc, ƒ sè liÖu cã kiÓu truy nhËp ®Æc biÖt FIFO, LIFO (Stack memory). P&I-Ch1:Architecture 9 + Controllers: [Optional], vi m¹ch, n©ng hiÖu nang (performance) hÖ thèng, bao gåm: • Bé ®iÒu khiÓn −u tiªn ng¾t PIC – Priority Interrupt Controller, Intel 8259A ƒ Bé ®iÒu khiÓn truy nhËp trùc tiÕp bé nhí DMAC – Direct memory Access Controller, Intel 8237A. ƒ Timer: m¹ch t¹o c¸c kho¶ng thêi gian, PIT- Programmable Interval Timer, Intel 8254. ƒ M¹ch qu¶n trÞ nhí: MMU- Memory Management Unit, sau nµy, th−êng ®−îc built on chip víi CPU. ƒ Bus controller/Arbitor ƒ ... P&I-Ch1:Architecture 10 + System Bus: K/n & Addr bus • PCB (Printed Circuit Board)/ Cable (Twisted pairs, flat..), slot, connector... dïng ®Ó chuyÓn thong tin vµ n¨ng l−îng. • Nèi h¬n 1 slave/master device, time sharing (dïng chung) • Th«ng tin: Address, data, control, status, Power Supply • ChiÒu (dir), 3 state (Hi Z), Loading ADDRESS BUS: – Tõ c¸c BusMaster (CPU, DMAC, PCI host Controller) ®Õn SlaveDevices (Mem, Ports) ®Ó chän/ chá tõng IO/ Mem location trong tõng chu kú bus – n Addr bit Î 2n Mem Locations & 2m IO Locations, m System Bus : Data bus ƒ Data bus: ƒ Sè bit (th−êng) phï hîp víi kÝch th−íc ALU (8/16/32/64 bit) ƒ ChuyÓn Op-code (m∙ lÖnh) trong chu kú m¸y M1, - CPU System Bus : Control/Status bus: ƒ gåm c¸c tÝn hiÖu – control bus: ƒ Control/ Response: CPU to Others (MEMR, MEMW, IOR, IOW, INTA, HLDA, BHE...), from CPU ƒ Status/Request to CPU: IRQ, HRQ, Ready, ... to CPU P&I-Ch1:Architecture 13 System Bus: Power Supply: +5V ±5%, 10 ®Õn 20 Amp, cÊp cho c¸c Vi m¹ch sè, RedWire. (3.3V and less) ƒ Ground, Gnd, 0V, signal reference ground, chassis, BlackWire. ƒ +12V ±10%, 1Amp, cÊp cho c¸c m¹ch analog, motors, RS232, YellowWire. ƒ -12V ± 10%, 1Amp, (nh− trªn), BlueWire. ƒ - 5 V±5%, 0.5 Amp, analog circuitries, WhiteWire. ƒ Power good: OrangeWire. ƒ Nguån th«ng minh: AXT P&I-Ch1:Architecture 14 1.1.1.b. ThiÕt bÞ Ngo¹i vi: Input, Output vµ dada Storage devices Data Input Devices: - K ...