Bài giảng Thiết kế logic số (VLSI Design): Chương III/3.4
Số trang: 21
Loại file: pptx
Dung lượng: 246.72 KB
Lượt xem: 16
Lượt tải: 0
Xem trước 3 trang đầu tiên của tài liệu này:
Thông tin tài liệu:
Chương III: Thiết kế các khối số thông dụng nằm trong tập Bài giảng Thiết kế logic số (VLSI Design) trình bày phần 3.4, với các nội dung về thiết kế khối nhớ, máy trạng thái hữu hạn. Đây là tài liệu tham khảo hữu ích cho bạn đọc học tập và nghiên cứu môn học Kỹ thuật xung số. Chúc bạn học tốt.
Nội dung trích xuất từ tài liệu:
Bài giảng Thiết kế logic số (VLSI Design): Chương III/3.4 Thiếtkếlogicsố (VLSIdesign) BộmônKTXung,số,VXL quangkien82@gmail.com https://sites.google.com/site/bmvixuly/thietkelogicsoquangkien82@gmail.com6/20/14 08/2012 1/15 Mụcđích,nộidungNội dung: Thiết kế các khối nhớ, máy trạngthái hữu hạnThời lượng: 3 tiết bài giảngYêu cầu: Sinh viên có sự chuẩn bị sơ bộtrước nội dụng bài học. quangkien82@gmail.com6/20/14 2/15 ROM CLK CS OE MxN-bit ADDRESS ADDR_deco der DATA_OUTquangkien82@gmail.com6/20/14 3/15 RAM CLK WE CS OE MxN-bit ADDRESS ADDR_deco der DATA_IN DATA_OUT Thànhphầngâytrễchủchốt? Decoderquangkien82@gmail.com6/20/14 4/15 MEMORYDECODER Nhiệmvụ,trỏđúngđịachỉônhớcầntruycập!!! Đặcđiểm:Tốcđộtỷlệthuậnvớidunglượng!!! 0 1ĐánhgiátàinguyênvàtốcđộdecodercấutrúcRAM1D ADDR DECODERkíchthước8*8=64? M*NTàinguyên= (M*N)*log2(M*N)=384cổngĐộtrễ= log2(M.N)=6levels quangkien82@gmail.com6/20/14 5/15 MEMORYDECODER ĐánhgiátàinguyênvàtốcđộdecodercấutrúcRAM 2Dkíchthước8*8? ADDR DECODER 0 1 N-1 N N+1 2N-1 ADDR DECODER (M-1)*N (M-1)*N+1 M*N-1Tàinguyên= M*log2(M)+N*log2(N)+M*N=112cổngĐộtrễ= 1+Max(log2(N),log2(M)=4levels quangkien82@gmail.com6/20/14 6/15 FIFOFirstInFirstOut Ứngdụng - Khốiđệmtruyềnnhận - Đồngbộhóacácmiềnlàmviệcvớiclockkhác nhau ƯuđiểmsovớiRAMthôngthường? Đơngiảnkhisửdụng(khôngcócổngđịachỉ) Nhượcđiểm? Khóthiếtkế Khôngtruycậpđượcdữliệungẫunhiênquangkien82@gmail.com6/20/14 7/15 FIFO(BasedonDualPortRAM) WRITE DATA_IN FIFO_WRITE CHANELA WP (WP counter ) Dual-port RAM MxN-bit READ DATA_OUT FIFO_READ RP CHANELB (RP counter ) FIFO_STATE (DataCNT ) FIFO_EMPTY FIFO_FULLquangkien82@gmail.com6/20/14 8/15 FIFOOPERATONReset:RP=0,WP=0,dataCNT=0WRITE:RP=RP,WP=WP+1,dataCNT=dataCNT+1 quangkien82@gmail.com6/20/14 9/15 FIFOOPERATON READ:RP=RP+1,WP=WP, dataCNT=dataCNT1quangkien82@gmail.com6/20/14 10/15 FIFOOPERATON READ,WRITE:RP=RP+1,WP=WP+1, dataCNT=dataCNTquangkien82@gmail.com6/20/14 11/15 FIFOOPERATON READ:RP=RP+1,WP=WP dataCNT=dataCNT1quangkien82@gmail.com6/20/14 12/15 LIFO–LastInFirstOutỨngdụng - Stack 8 7 6 5 4 TOP POINTER ...
Nội dung trích xuất từ tài liệu:
Bài giảng Thiết kế logic số (VLSI Design): Chương III/3.4 Thiếtkếlogicsố (VLSIdesign) BộmônKTXung,số,VXL quangkien82@gmail.com https://sites.google.com/site/bmvixuly/thietkelogicsoquangkien82@gmail.com6/20/14 08/2012 1/15 Mụcđích,nộidungNội dung: Thiết kế các khối nhớ, máy trạngthái hữu hạnThời lượng: 3 tiết bài giảngYêu cầu: Sinh viên có sự chuẩn bị sơ bộtrước nội dụng bài học. quangkien82@gmail.com6/20/14 2/15 ROM CLK CS OE MxN-bit ADDRESS ADDR_deco der DATA_OUTquangkien82@gmail.com6/20/14 3/15 RAM CLK WE CS OE MxN-bit ADDRESS ADDR_deco der DATA_IN DATA_OUT Thànhphầngâytrễchủchốt? Decoderquangkien82@gmail.com6/20/14 4/15 MEMORYDECODER Nhiệmvụ,trỏđúngđịachỉônhớcầntruycập!!! Đặcđiểm:Tốcđộtỷlệthuậnvớidunglượng!!! 0 1ĐánhgiátàinguyênvàtốcđộdecodercấutrúcRAM1D ADDR DECODERkíchthước8*8=64? M*NTàinguyên= (M*N)*log2(M*N)=384cổngĐộtrễ= log2(M.N)=6levels quangkien82@gmail.com6/20/14 5/15 MEMORYDECODER ĐánhgiátàinguyênvàtốcđộdecodercấutrúcRAM 2Dkíchthước8*8? ADDR DECODER 0 1 N-1 N N+1 2N-1 ADDR DECODER (M-1)*N (M-1)*N+1 M*N-1Tàinguyên= M*log2(M)+N*log2(N)+M*N=112cổngĐộtrễ= 1+Max(log2(N),log2(M)=4levels quangkien82@gmail.com6/20/14 6/15 FIFOFirstInFirstOut Ứngdụng - Khốiđệmtruyềnnhận - Đồngbộhóacácmiềnlàmviệcvớiclockkhác nhau ƯuđiểmsovớiRAMthôngthường? Đơngiảnkhisửdụng(khôngcócổngđịachỉ) Nhượcđiểm? Khóthiếtkế Khôngtruycậpđượcdữliệungẫunhiênquangkien82@gmail.com6/20/14 7/15 FIFO(BasedonDualPortRAM) WRITE DATA_IN FIFO_WRITE CHANELA WP (WP counter ) Dual-port RAM MxN-bit READ DATA_OUT FIFO_READ RP CHANELB (RP counter ) FIFO_STATE (DataCNT ) FIFO_EMPTY FIFO_FULLquangkien82@gmail.com6/20/14 8/15 FIFOOPERATONReset:RP=0,WP=0,dataCNT=0WRITE:RP=RP,WP=WP+1,dataCNT=dataCNT+1 quangkien82@gmail.com6/20/14 9/15 FIFOOPERATON READ:RP=RP+1,WP=WP, dataCNT=dataCNT1quangkien82@gmail.com6/20/14 10/15 FIFOOPERATON READ,WRITE:RP=RP+1,WP=WP+1, dataCNT=dataCNTquangkien82@gmail.com6/20/14 11/15 FIFOOPERATON READ:RP=RP+1,WP=WP dataCNT=dataCNT1quangkien82@gmail.com6/20/14 12/15 LIFO–LastInFirstOutỨngdụng - Stack 8 7 6 5 4 TOP POINTER ...
Tìm kiếm theo từ khóa liên quan:
Thiết kế logic số Bài giảng Kỹ thuật xung Kỹ thuật xung Thiết kế logic số Chương III Thiết kế khối nhớ Máy trạng thái hữu hạnTài liệu liên quan:
-
Giáo trình : Kỹ thuật xung part 10
7 trang 86 0 0 -
161 trang 78 0 0
-
408 trang 55 0 0
-
Bài giảng Thiết kế logic số (VLSI design): Chương 4.3 - Trịnh Quang Kiên
22 trang 51 0 0 -
Giáo trình Thực hành thiết kế logic số: Phụ lục
70 trang 50 0 0 -
27 trang 40 0 0
-
GIÁO TRÌNH KỸ THUẬT XUNG SỐ: CHƯƠNG 1. HỆ THỐNG SỐ VÀ MÃ SỐ
11 trang 40 0 0 -
Đề cương chi tiết học phần Kỹ thuật xung
12 trang 33 0 0 -
Giáo trình Thiết kế logic số: Phần 1
312 trang 29 0 0 -
Giáo trình kỹ thuật xung - số
219 trang 28 0 0