Bài giảng Tổng hợp luân lý vi mạch

 Bài giảng Tổng hợp luân lý vi mạch có nội dung giới thiệu đến các bạn một số vấn đề như sau: giới thiệu về thiết kế vi mạch, biến đổi từ các đặc tả ngôn ngữ HDL, quy trình tổng hợp, kiểm tra, kiểm thử các mạch 2 lớp và nhiều lớp. Tài liệu rất hữu ích với các bạn chuyên về điện - điện tử, mời các bạn tham khảo để học tốt hơn.

 

Nội dung trích xuất từ tài liệu:
Bài giảng Tổng hợp luân lý vi mạch dce dce 2008 2010 Giới thiệu • Môn học: Tổng hợp luận lý vi mạch – Mã số: – Số tín chỉ: 3 Tổng hợp luận lý vi mạch • Giảng viên: – Dr. Tran Ngoc Thinh BK • Email: tnthinh@cse.hcmut.edu.vn TP.HCM • Phone: 8647256 (5843) • Office: A3 building, • Office hours: Tuesdays, 9:30-11:00 2 dce dce 2010 Giới thiệu môn học 2010 Nội dung môn học • Nội dung: • Tổng quan về thiết kế luận lý vi mạch – Giới thiệu về thiết kế vi mạch – Biến đổi từ các đặc tả ngôn ngữ HDL • Mạch tổ hợp 2 mức – Nắm quy trình tổng hợp, kiểm tra, kiểm thử các mạch 2 • Tổng hợp mạch tổ hợp 2 mức lớp và nhiều lớp • Đối tượng: • Kiểm thử mạch tổ hợp 2 mức – Sinh viên cao học • Mạch tổ hợp nhiều mức – Sinh viên đại học năm 3-4 • Đánh giá • Tổng hợp mạch tổ hợp nhiều mức – Tiểu luận: 30% • Kiểm thử mạch tổ hợp nhiều mức – Trình bày: 30% – Kiểm tra cuối kỳ: 40% 3 4 dce dce 2010 Tài liệu tham khảo 2008 [1]. Logic Senthesis – Srinivas Devadas, Abhijit Ghosh, Kurt Keutzer [2]. Synthesis and Optimization of Digital Circuits – Giovanni De Micheli Chương 1: Giới thiệu tổng quan ¾Tổng quan BK TP.HCM ¾Mạch tổ hợp 2 mức ¾Mạch tổ hợp nhiều mức ¾Kiểm tra (verification) ¾Kiểm thử (testing) 5 dce dce 2010 Tổng quan 2010 Design of Integrated Circuits • Mạch số tích hợp System Level • Phương pháp thiết kế IC • Bố trí mức transistor Register Transfer Level Verification • Mức cổng ...