Bài tập ôn cuối kỳ - kỹ thuật số phần 2

Thiết kế hệ dùng JK flipflop và các cổng NAND và NOR. c) Thiết kế hệ dùng PLA và các D flipflop. Lập bảng PLA. d) Thiết kế hệ dùng PAL. Cho kiểu PAL và khuôn mẫu cầu chì. 1.6 Cài đặt bảng trạng thái sau dùng PAL 16R4 Trạng thái Trạng thái kế Output hiện tại Z X =0 1 S0 S1 S3 0 S1 S2 S5 0 S2 S1 S6 1 S3 S1 S4 0 S4 S4 S4 0 S5 S2 S4 0 S6 S1 S4 1 1.7 Với bảng trạng thái E.1.7 sau: a) Thực hiện gán...
Nội dung trích xuất từ tài liệu:
Bài tập ôn cuối kỳ - kỹ thuật số phần 2 Baøi taäpChöông 1–PLD1.1 Veõ sô ñoà khoái cho bieát caùch noái ROM vaø caùc D flipflop ñeå caøi ñaët baûng E.1.1. Xaùc ñònh baûngchaân trò cho ROM duøng pheùp gaùn traïng thaùi nhò phaân tröïc tieáp. Baûng E.1.1 Baûng traïng thaùi vôùi nhieàu ngoõ ra vaø ngoõ vaøo Traïng thaùi hieän Traïng thaùi keá Giaù trò ra hieän taïi (Z1Z2) taïi X1X2 = 00 01 10 11 X1X2= 00 01 10 11 S0 S3 S2 S1 S0 00 10 11 01 S1 S0 S1 S2 S3 10 10 11 11 S2 S3 S0 S1 S1 00 10 11 11 S3 S2 S2 S1 S0 00 00 01 011.2 Baûng traïng thaùi E.1.2 seõ ñöôïc caøi ñaët duøng PLA vaø caùc D flipflop Baûng E.1.2 Z ABC X= 0 1 0 1 000 S0 S1 S2 0 0 110 S1 S3 S2 0 0 001 S2 S1 S4 0 0 111 S3 S5 S2 0 0 011 S4 S1 S6 0 0 101 S5 S5 S2 1 0 010 S6 S1 S6 0 1 a) Veõ sô ñoà khoái. b) Xaùc ñònh noäi dung cuûa PLA theo daïng baûng duøng gaùn traïng thaùi ôû baûng E.1.2. c) Neáu thay PLA baèng ROM thì caàn ROM kích thöôùc bao nhieâu?1.3 Caøi ñaët baûng traïng thaùi E.1.2 duøng PAL 16R4. Ñaùnh daáu caùc X treân baûng sao cuûa sô ñoà 16R4ñeå chæ maãu caàu chì.1.4 Laøm töông töï 1.2 vôùi baûng traïng thaùi sau: PS NS Z X= 0 1 X= 0 1 A A E 0 0 B C B 0 1 C A F 0 0 D C B 0 1 E F E 0 0 F A F 0 0Suy ra caùc phöông trình D duøng pheùp gaùn traïng thaùi A = 000, B = 111, C = 110, D = 101, E = 100vaø F = 010.1.5 Thieát keá 1 heä tuaàn töï ñeå nhaân 1 soá BCD 8421 vôùi 3 ñeå cho moät soá nhò phaân 5 bit. Thí duï neáuvaøo laø 0111 thì ra seõ laø 10101. Nhaäp vaø xuaát cuûa heä laø noái tieáp vôùi LSB ñi tröôùc. Giaû söû laø nhaäpseõ laø 0 ôû thôøi ñieåm clock thöù 5, vaø reset heä sau bit ra thöù 5. a) Suy ra baûng traïng thaùi vôùi soá traïng thaùi toái thieåu KTS2–Baøi taäp–trang 1/24 b) Thieát keá heä duøng JK flipflop vaø caùc coång NAND vaø NOR. c) Thieát keá heä duøng PLA vaø caùc D flipflop. Laäp baûng PLA. d) Thieát keá heä duøng PAL. Cho kieåu PAL vaø khuoân maãu caàu chì.1.6 Caøi ñaët baûng traïng thaùi sau duøng PAL 16R4 Traïng thaùi Traïng thaùi keá Output hieän taïi X =0 1 Z S0 S1 S3 0 S1 S2 S5 0 S2 S1 S6 1 S3 S1 S4 0 S4 S4 S4 0 S5 S2 S4 0 S6 S1 S4 11.7 Vôùi baûng traïng thaùi E.1.7 sau: a) Thöïc hieän gaùn traïng thaùi nhò phaân vaø suy ra caùc phöông trình traïng thaùi keá cho caùc D flipflop vaø caùc bieán ra. b) Coù theå caøi ñaët caùc phöông trình ôû a) baèng 1 PAL 16R4 ñöôïc khoâng? Neáu khoâng, tìm 1 gaùn traïng thaùi môùi maø coù caùc phöông trình traïng thaùi keá coù ít soá haïng hôn. Chæ ra caùc phöông trình caàn ñeå caøi ñaët baûng traïng thaùi baèng PAL 16R4. Baûng E.1.7 NS Z1 Z2 PS XY=00 01 10 11 00 01 10 11 a a b c d 0 0 1 0 b b c g e 1 0 0 1 c f i g h 1 1 0 0 d d d d a 0 1 0 1 e g c a b 1 0 1 1 f i f h g 1 1 0 1 g b g c a 0 0 0 0 h i h i h 0 0 0 1 i h i a a 1 0 0 01.8 Moät chieác xe hôi coù 3 ñeøn ñuoâi beân traùi vaø 3 ñeøn ñuoâi beân phaûi maø nhaáp nhaùy theo caùc maãuduy nhaát ñeå chæ reõ traùi vaø reõ phaûi. Maãu reõ traùi (LEFT) Maãu reõ phaûi (RIGHT) LC LB LA RA RB RC LC LB LA RA RB RC ...