Báo cáo - Thí nghiệm cấu kiện điện tử P2

Bảng mạch FET FUND DAMENTAL CIRCUIT. L - Nguồn +15V -15V. V, - Đồng hồ vạn năng. n - Máy tạo són Sin. ng - Máy hiển th sóng. hị II. N DUNG: NỘI : CHỦ ĐỀ 1: LÀ QUEN V BẢNG MẠCH. Ủ ÀM VỚI G 1. Mục đích: ng cụ chính và các khối mạch t trên bảng mạ FET. ạch Nhận dạn các dụng c bán dẫn c t 2. Nội dung thí nghiệm: Thí T nghiệm 1.1: Nhận dạn và xác đị vị trí của mạch. ng ịnh a Thí T nghiệm 1.2: Khảo sát...
Nội dung trích xuất từ tài liệu:
Báo cáo - Thí nghiệm cấu kiện điện tử P2BÀI S 2: CÁ NGU SỐ ÁC UYÊN L CƠ BẢN CỦ F.E.T LÝ ỦA I. TH HIẾT BỊ - FACET Bas Unit. se - Bảng mạch FET FUNDDAMENTAL CIRCUIT. L - Nguồn +15V -15V. V, - Đồng hồ vạn năng. n - Máy tạo són Sin. ng - Máy hiển th sóng. hị II. N DUNG: NỘI : CHỦ ĐỀ 1: LÀ QUEN V BẢNG MẠCH. Ủ ÀM VỚI G 1. Mục đích: Nhận dạn các dụng c bán dẫn c ng cụ chính và các khối mạch t trên bảng mạ FET. ạch 2. Nội dung thí nghiệm: t Thí T nghiệm 1.1: Nhận dạn và xác đị vị trí của mạch. ng ịnh a Thí T nghiệm 1.2: Khảo sát nguyên lý h động củ mạch dao động bằng U t hoạt ủa UJT. Mắc M mạch nh hình vẽ: hư Dùng máy hiể thị sóng x định dạn sóng tại cự E của UJ Dạng són như hình vẽ: D ển xác ng ực JT. ng CHỦ ĐỀ 2: FET CÓ CỔNG TIẾP GI Ủ T G IÁP – JFET T. 1. Mục đích: Khảo sát và hiểu đ được các đặc tính và ngu c uyên lý hoạt động của tr t ransistor JFE ET. 2. Nội dung thí nghiệm: t Thí nghiệm 2.1: Đ tuyến là việc của JFET. Đặc àm Mắc mạch như h m hình vẽ:Đo IDS Dùng máy hiệ sóng điều chỉnh VDS = 10Vdc D ện u Dùng Multim D meter đo IDSS : ID = 7.96 mA DSS m Giảm VDS đế 8Vdc: IDSS không đổi. G ến . Giảm VDS đến 0Vdc, tăng VDS từ 0 đế 2Vdc: Dò IDS tăng khi VDS tăng. G n g ến òng Mắc M mạch lạ như hình vẽ: Đo IDS k thay đổi VGS ại khi Chỉnh VDS =10Vdc. VGS = 0Vdc. Đo IDSS. D IDSS = 8mmA. Giảm VGS đến VGS = -1Vdc, ta th IDS giảm. S hấy . Giảm VGS đến VGS = -10Vdc, dòn IDS giảm đ 0mA. S ng đếnKết luậ ận: - VGS phân cực ngược điều khiển dòng IDS n c - VGS phâ cực thuận không dùng cho JFET. ân g - VGS = 0V IDSS cự đại. Vdc, ực - IDSS giảm đến 0mA tại 1 giá trị x định của VGS phân c ngược. m xác a cực - Có 2 vùn hoạt động của JFET: vùng thuần trở, vùng bã hòa (hay v ng g ão vùng thắt kê ênh). Th nghiệm 2.2: Họ đặc t hí 2 tuyến của JF FET. Mục M đích: Quan sát họ đ tuyến ID – VDS để xác định đặc tí của JFET đặc c ính T. Nội N dung: Mắc M mạch nh hình vẽ: hư Dùng máy hiện só chỉnh GE 15Vpk-pk tần số f = 1000Hz. óng EN k Dùng đồng hồ đo chỉnh VGS = 0Vdc Kết nối máy hiện sóng như h n hình vẽ, chỉn máy hiện hiện sóng ở chế độ XY, để nh n Yhiển thị đặc tu uyến ID – VD . DSChỉnh VGS = -1Vdc.Quan sát dạng sóC n óng.TừT từ giảm VGS đến -10V Vdc.Quan sát dạng sóng.Ta có họ đặc tuyến: t c Kết luậ ận: - VGS phâ cực xác đị đặc tuyến hoạt động của JFET. ân ịnh n - IDS có th giảm đến 0mA tại 1 g trị xác địn của VGS. hể giá nh - VG phải âm đối với JFET kênh nn. - Họ đặc tuyến của JF được tạo ra bằng cách thay đổi VDS và VGS. t FET oCHỦ ĐỀ 3: MẠCH KHUẾCH ĐẠI BẰNG JFET. Ề H G 1. Mụ đích: ục Kiểm chứng nguyên lý h K hoạt động vớ tín hiệu m chiều và tín hiệu xo chiều ở m ới ...