CẤU TRÚC VI XỬ LÝ 8086/8088

1. Sơ đồ khối :- Vi xử lý INTEL 8086 / 8088 là các vi xử lý 16 bit.- Các phép toán xử lý bên trong CPU là phép toán thực hiện trên số nhị phân 8 và 16bit.- Tuyến địa chỉ có 20 đường nên có thể quản lý lên đến 1 MB bộ nhớ (tầm địa chỉ từ00000h đến FFFFFh).
Nội dung trích xuất từ tài liệu:
CẤU TRÚC VI XỬ LÝ 8086/8088 CẤU TRÚC VI XỬ LÝ 8086/8088 I. CẤU TRÚC BÊN TRONG CỦA VI XỬ LÝ 8086/8088 : 1. Sơ đồ khối : - Vi xử lý INTEL 8086 / 8088 là các vi xử lý 16 bit. - Các phép toán xử lý bên trong CPU là phép toán thực hiện trên số nhị phân 8 và 16 bit. - Tuyến địa chỉ có 20 đường nên có thể quản lý lên đến 1 MB bộ nhớ (tầm địa chỉ từ 00000h đến FFFFFh). - Tuyến dữ liệu của 8086 có 16 bit. - Tuyến dữ liệu của 8088 có 8 bit. Đây là một cải tiến về mặt thương mại so với 8086 để việc giao tiếp với bộ nhớ và xuất nhập đơn giản hơn, dễ dàng thiết kế hơn. Bộ thanh ghi Bộ thanh ghi đoạn và tổng quát con trỏ lệnh (8 từ 16 bit) (5 từ 16 bit) Tuyến địa chỉ ALU 16 bit Tuyến dữ liệu KHỐI GIAO TIẾP BUS Cờ INTA, RD, WR DT / R, DEN ALE, M / IO BIU EU (Bus Interface Unit) (Execution Unit) Đuôi lệnh (6 bytes) INTR, NMI, TEST LOCKCLK, RESET READY KHỐI ĐIỀU KHIỂN & ĐỊNH THÌ QS1, QS0 MN/MX HOLD S2, S1, S0 HLDATr.18 Tổ chức và cấu trúc máy tính CPU INTEL 8086/8088 - Cho phép sử dụng hệ thống ngắt quãng và cơ chế DMA (Direct Memory Access). - Sơ đồ khối vi xử lý 8086 gồm hai phần chính : khối giao tiếp Bus (BIU:Bus interface unit) và khối thực thi (EU:Execution unit). - Khối BIU chịu trách nhiệm lấy lệnh và giao tiếp ra bên ngoài để điều khiển bộ nhớ và xuất nhập. - Khối EU có nhiệm vụ thi hành lệnh, định thì, kiểm tra các tín hiệu trạng thái, các tín hiệu yêu cầu ngắt quãng, cơ chế DMA, tín hiệu RESET, tín hiệu READY. - Các lệnh trong bộ nhớ được khối BIU lấy vào liên tục và cất trong đuôi lệnh (có chiều dài 6 byte đối với 8086 hoặc 4 byte đối với 8088). Sau đó khối EU lấy lệnh từ đuôi lệnh ra để giải mã và thi hành. - Hoạt động của hai khối BIU và EU diễn ra độc lập với nhau nên quá trình lấy lệnh và thi hành lệnh được vi xử lý thực hiện đồng thời theo cơ cấu đường ống (pipeline). Điều này tuy không làm tăng tốc độ xử lý của CPU (giới hạn bởi tần số xung đồng bộ) nhưng làm giảm bớt thời gian thi hành của cả chương trình. - Hình sau minh họa về sự phân phối thời gian cho hai quá trình lấy lệnh và thi hành lệnh của CPU bình thường và của CPU dùng cơ cấu đường ống. Lấy lệnh Lệnh 1 Lệnh 2 Lệnh 3 t Thi hành lệnh Lệnh 1 Lệnh 2 Lệnh 3 CPU thường t Lấy lệnh Lệnh 1 Lệnh 2 Lệnh 3 t Đã có lệnh 2 Đã có lệnh 3 Thi hành lệnh Lệnh 1 Lệnh 2 Lệnh 3 t CPU dùng cơ cấu đường ống Thời gian tiết kiệm được - Tuyến địa chỉ dữ liệu dùng chung AD15 ÷ AD0 cần có tín hiệu điều khiển ALE để phân biệt lúc nào là địa chỉ lúc nào là dữ ...