Chapter 5 – Mạch Tuần tự

Kiến trúc máy tính đề cập đến những thuộc tính hệ thống mà lập trìnhviên có thể quan sát được. Đó là các thuộc tính có ảnh hưởng trực tiếpđến việc thực thi một chương trình, ví dụ như tập chỉ thị của máytính, số bit được sử dụng để biểu diễn dữ liệu, cơ chế nhập/xuất, kỹthuật định địa chỉ bộ nhớ, v.v...
Nội dung trích xuất từ tài liệu:
Chapter 5 – Mạch Tuần tự Chương 5 – Mạch Tuần tự 5.1. Xung đồng hồ 5.2. Mạch lật (chốt – latch) 5.2.1. Mạch lật SR (SR-latch) 5.2.2. Mạch lật D 5.2.3. Mạch lật IK 5.3.4. Mạch lật T 5.3. Mạch lật lề (Flip-flop) 5.4. Mạch tuần tựKhoa KTMT 1 Xung đồng hồh.a) Đồng hồ (clock) –bộ phát tần (impulse generator)- thời gian chu kỳ đồng hồ (clock cycle time)h.b – giản đồ thời gian của tín hiệu đồng hồ (4 tín hiệu thời gian cho các s ự kiện khác nhau)Sự sinh tín hiệu đồng hồ không cân xứng??Khoa KTMT 2 Mạch lật (Chốt - Latch)SơđồvàkýhiệuchốtSRkhông dùng tín hiệu đồng hồ S R Q(t+1) 0 0 Q(t) No change 0 1 0 Clear to 0 1 0 1 Set to 1 1 1 X Indeterminate Khoa KTMT 3 SR-latchb) Mạch lật SR dùng tín hiệu đồng hồKhoa KTMT 4 D latch D Q(t+ 1) D Q 0 0Clearto0 Q C 1 1Setto1 U1 2 D U3 1 2 _ 3 1 Q 3 AND2 NOR2 C U4 2 U2 2 1 Q U5 1 3 2 1 3 NOR2 AND2 NOTKhoa KTMT 5 JK latch Từ mạch lật SR Khắc phục nhược điểm của SR J K Q( t+ 1) J Q 0 0 Q(t )Nochange C 0 1 0Clearto0 Q 1 0 1Setto1 K 1 1 Complement Q (t )Khoa KTMT 6 T latch Từ JK latch Nối J với K T Q(t+ 1) T Q 0 Q(t )Nochange Q C 1 Q (t ) ComplementKhoa KTMT 7 Mạch lật lề (Flip-flop) Mạch lật kích thích bằng mức (level triggered),còn mạch lật lề kích thích bằng biên (edge triggered) Flip-flop D với chuyển tiếp dương: D Q Clock C Q Output cannot Chuy ểntiếplề change dươngKhoa KTMT 8 FlipflopD Biểu đồ trạng thái Time Đồ thị dạng tín hiệuKhoa KTMT 9 Flip-flop D Flip-flop D với chuyển tiếp âm D Q C QKhoa KTMT 10 4. Bảng kích thích Bảng kích thích của bốn mạch lật lề D Q(t) Q(t+1) S R Q(t) Q(t+1) DSR 0 0 0 X 0 0 0 0 1 1 0 0 1 1 1 0 0 1 1 0 0 1 1 X 0 1 1 1 Q(t) Q(t+1) J K Q(t) Q(t+1) TJ 0 0 0 X 0 0 0K T 0 1 1 0 1 1 x 1 0 1 1 ...