CPU Xeon 6000 so do khoi

H th ng cache trong Xeon 6000 đ c tăng thêm m t m c cache L3 có dung l ệ ố ượ ộ ứ ượnglớn (18MB) và dùng chung cho tất cả các nhân. Mỗi nhân còn sở hữu riêng hai cacheL1 (32KB) và L2 (256KB, độ trễ thấp hơn 12 chu kỳ
Nội dung trích xuất từ tài liệu:
CPU Xeon 6000 so do khoiCPU Xeon 6000 dựa theo kiến trúc nehalem.Nehalem sẽ là những CPU 45nm dựa trên Vi cấu trúc Intel Core .Bộ nhớ Cache của Nehalem sẽ sử dụng tương tự như sắp xếp Cache đã s ử d ụng nh ưđối với những bộ vi xử lí AMD Phenom , có nghĩa là mỗi lõi s ẽ dùng b ộ nh ớ Cache L2riêng biệt và bộ nhớ Cache L3 được dùng chung . Mỗi lõi s ẽ có 256KB Cache L2 và b ộnhớ Cache L3 sẽ là 8MB. Bộ nhớ Cache L1 sẽ tương tự như của Core 2 Duo có nghĩalà tất cả là 64KB trong đó 32KB cho Lệnh và 32KB cho D ữ li ệu .Sơ đồ khối của kiến trúc nehalem:Sơ đồ khối của các khối thực thi: FPU:Floating-Point Unit. Khối này chịu trách nhiệm cho vi ệc th ực thi cácbiểu• thức toán học floating-point và cũng cả các chỉ lệnh MMX và SSE.Trong CPU này, các FPU không “hoàn thiện” vì một số kiểu chỉ lệnh(FPmov, FPadd và FPmul) chỉ được thực thi trên các FPU nào đó: o FPadd: Chỉ có FPU này mới có thể xử lý các chỉ lệnh cộng floating-point như ADDPS. o FPmul: Chỉ có FPU này mới có thể xử lý các chỉ lệnh nhân floating-point như MULPS o FPmov:Các chỉ lệnh cho việc nạp hoặc copy một thanh ghi FPU, như MOVAPS (đượcdùng để truyền tải dữ liệu đến thanh ghi SSE 128-bit XMM). Kiểu chỉlệnh này có thể được thực thi trên các FPU, nhưng chỉ trên các FPU thứhai và thứ ba nếu các chỉ lệnh Fpadd hay Fpmul không có trongReservation Station. FP ADD: thực thi một chỉ lệnh SSE có tên gọi PFADD (Packed FP Add) và các• chỉ lệnh COMPARE, SUBTRACT, MIN/MAX và CONVERT. Khối này được cung cấp riêng, chính vì vậy nó có thể bắt đầu việc thực thi một chỉ lệnh giải mã m ới mỗi chu kì clock dù là nó không hoàn tất được sự thực thi của ch ỉ lệnh đã gi ải mã trước. Khối này có một độ trễ 3 chi kì clock, nghĩa là nó s ẽ gi ữ ch ậm 3 chu kì clock đồi với mỗi chỉ lệnh đã được xử lí. AGU : những lệnh liên quan đến số nguyên và lên quan đến b ộ nh ớ đ ược th ực• hiện ở đây . Store Data: Khối này xử lý các chỉ lệnh yêu cầu dữ liệu được ghi vào bộ nhớ• RAM. Tham khảo: http://www.wattpad.com/150985-ki%E1%BA%BFn-tr%C3%BAc-c %C6%A1-b%E1%BA%A3n-c%E1%BB%A7a-m%C3%A1y-t%C3%ADnh?p=21Đặc điểm cache:Hệ thống cache trong Xeon 6000 được tăng thêm một m ức cache L3 có dung l ượnglớn (18MB) và dùng chung cho tất cả các nhân. Mỗi nhân còn s ở h ữu riêng hai cacheL1 (32KB) và L2 (256KB, độ trễ thấp hơn 12 chu kỳ và có 8 đ ường liên kết).Bộ nhớ đệm L3 trong vi xử lí xeon 6000 hoạt động với tần s ố đ ộc lập và có h ệ th ốngcấp nguồn riêng biệt với các nhân để đảm bảo độ ổn định và giảm xác suất l ỗi. Ưuđiểm của thiết kế cache L3 này là giúp việc trao đổi dữ liệu giữa các nhân hiệu quảhơn mà không cần thông qua các cache bên trong c ủa m ỗi nhân.Tuy nhiên, cache L3 cũng có ảnh hưởng đến hoạt động của cache riêng trong m ỗinhân. Mỗi dòng lệnh trong cache L3 chứa 4 bit đánh d ấu nhân nào có ch ứa b ản saocủa dòng lệnh đó trong những cache riêng của mình. Cụ th ể, khi m ột nhân truy v ấn L3và “thấy” bit đánh dấu mang giá trị 0 thì sẽ “hiểu” là trong cache riêng c ủa nó ch ưa cóbản sao dòng lệnh đó, và ngược lại, nếu bit đánh d ấu mang giá tr ị 1 thì có kh ả năngcache riêng của nó đã có bản sao của dòng lệnh đó. H ơn n ữa, giao th ức truy xu ất d ữliệu trong cache của các nhân cũng có sự chuyển biến thành giao th ức MESIF(Modified, Exclusive, Shared, Invalid and Forward).Sự phối hợp của những bit đánh dấu và MESIF giúp gi ảm b ớt tần suất truy c ập cachecủa các nhân nên sẽ giải phóng nhiều băng thông h ơn cho nh ững d ữ li ệu th ật s ự c ầnthiết trong các cache.Bộ phận điều khiển bộ nhớ và Bus ngoàiĐể tăng tốc độ giao tiếp với RAM trong bộ VXL được tích hợp một chip đi ều khi ển b ộnhớ. Chip điều khiển này sẽ chỉ hỗ trợ cho bộ nhớ hiệu năng cao DDR3, cho phépchạy được chế độ bộ nhớ kênh ba (triple channel) thay vì chỉ chạy kênh đôi nh ư hiệnnay, có nghĩa là nó truy cập được 03 thanh nhớ trong cùng một lúc (Khi s ử d ụng 03thanh nhớ DDR3-1333 thì theo lí thuyết băng thông c ủa nó đ ạt đ ược là 31.992 MB/s sovới 21.328 MB/s với cấu hình Dual-Channel hiện thời khi s ử dụng cùng ki ểu b ộ nh ớ ).Sau khi “loại bỏ” lượng băng thông dùng cho bộ nhớ, tuyến bus đ ược s ử d ụng tr ướcđây để BXL giao tiếp với chipset (giờ có tên là Intel QuickPath Interconnect - Intel QPI)sẽ trở thành tuyến bus “độc quyền” cho công việc trao đổi gi ữa BXL và các thi ết b ịkhác trong hệ thống. Intel QPI sẽ gồm hai tuyến truyền nhận d ữ li ệu hoàn toàn riêngbiệt với băng thông trên mỗi đường rất cao.Tuy nhiên, việc mở rộng tuyến bus nói trên đã góp phần làm tăng s ố l ượng chân (pin)giao tiếp trên BXL. Do đó, việc sử dụng socket LGA775 v ới 775 chân không còn phùhợp. Vì vậy, trên vi xử lí Xeon 6000 series đều được trang b ị socket FCLGA1567.Chip điều khiển năng lượngIntel lần tích hợp trong vi xử lí một chip điều khi ển năng l ượng PCU (Power ControlUnit) để hiện thực công nghệ mới Turbo Boost. Chip PCU này sẽ d ựa trên các cảmứng được thiết lập tại các nhân xử lý để thực hiện giám sát về nhi ệt đ ộ, đi ện áp trênnhân. Dựa trên các thông tin trên, PCU sẽ thực hi ện ch ức năng chính c ủa nó là chuy ểnlượng điện năng không dùng từ các nhân ở trạng thái ngh ỉ sang nh ững nhân đang ho ạtđộng. Điều đó cũng có nghĩa một nhân đang ho ạt đ ộng v ới t ải công vi ệc l ớn có th ể l ấyphần điện năng không cần thiết từ các nhân đang đ ược “ngh ỉ ng ơi” và góp ph ần “đ ẩy”hiệu năng của mình lên bằng cách ép xung nh ịp lên m ức cao h ơn. Đây là m ột gi ảipháp tốt để tiết kiệm điện năng khi tận dụng được lượng điện năng d ư thừa t ừ cácnhân không sử dụngNhững cải tiến nâng cao cấu trúc khácTrong vi kiến trúc Core, Intel đã giới thiệu một tính năng m ới là Macro Fusion có kh ảnăng dịch hai lệnh x86 vào thành một vi lệnh để th ực thi trong BXL. Đi ều này giúp c ảithiện đáng kể hiệu suất hoạt động của BXL cũng như giảm bớt điện năng tiêu th ụ. Tuynhiên, tính ...