Danh mục

Điện Tử - Cơ Sở Thiết Kế Mạch - Design Trên Máy Tính part 20

Số trang: 7      Loại file: pdf      Dung lượng: 156.94 KB      Lượt xem: 15      Lượt tải: 0    
Thư Viện Số

Hỗ trợ phí lưu trữ khi tải xuống: 1,000 VND Tải xuống file đầy đủ (7 trang) 0

Báo xấu

Xem trước 2 trang đầu tiên của tài liệu này:

Thông tin tài liệu:

Một phân tích nữa mà chúng ta sẽ thực hiện trên mạch dao động LED, đó là phân tích đáp ứng trên miền thời gian (transient analysis ) Phân tích này có đủ khả năng cho chúng ta theo dõi dòng và áp của mạch điệntrong một chu kì hoạt động.
Nội dung trích xuất từ tài liệu:
Điện Tử - Cơ Sở Thiết Kế Mạch - Design Trên Máy Tính part 20 t~pc huang trlnh VHDL. cac nha thiet k c can cung cap hqp cac gi,i tl thu:nghi¢m t v a cae phD.n tLr v aa c ae lien ket ella c ae phall t u r na la t rang h¢ tim vi~n. N hu v av chuno ta d5 lhav o hlinu kh,ij n icm c huna ve n06n n gu V HDL va c- • ., • I:> • I:>cae giai do,-~n t rang qwi t dnh t hiet k € Slr dl;lIlg cae ngon n gu m 6 1,1 phancung. § 6.2. C ae c au true ca S(1 trong VHDL Moi m¢1 h~ thong n wch s o d uqc thief k€ n hu Il1(Jt h¢ p han c ap c aem 6dun. M 6i m odun luang ling voi m¢t tlwe the ella thiet k c trcn ngon nguY HDL. l lwc the thiet k c th~ hi~n mQt doi t uqng ella thiet ke phiin c ung. D oilUqng nay c 6 c ae dau vao va d au r a dUqc x ac d jnh r6 riing, d ong t hai thvcth6 thiet k c cOng plul.i chi f a d uqc c hue nang e ua doi tLfQTlg thOng qua c aep hep toan duqc d!oh nghla truDe. M6i thl!c t ht thiet k€ g 6m c6 hai phiio:p han khai M o tlWe t ht va kien t rue tlwe the. Phall k hai bao thl!c th6 1116 ta d C ac n lu h lnh (configuration) Cac t hu vi~11 ( library) ! o fa cae thl!c th~1.C ie khai b,io thl!e the e ho ta cai nhin d6i vai phiin ttr tnQ.ch d in dUQc 1116 tatir m(lt b en ngoai. B ing d e k hai b,-lo t lwe the, phan t u lTIi;leh sc dUQe m a t,lb ang s o lUQng a eh(re n ang ella d e e ang g iao t iep va d e tll1h e hat e ua clUii~u t,-.ti c;1e ecing nay t heo phuong di¢n tu ngo~li v~lO. C ie k hai b aa thl/e th~k han e ho ChllflO l a thtl) eaeh thue x,!. d unL > m ach. o p han t u o 0 •. . ta N g6n ngCi V HDL duC)e m 6 t hea nhO:ng q uy tAe eu ph 1kt(]H_COIi I; rCII_cdlIg: [ mot/l! [ : g /(l_fll_klul! t aol ): cdng: ten cna c6ng dU0c rna ta, t ell m ode: chi h uang e ua t in hi~u I~i eong. k i/lI_con: ki~u dCf. h~u Ii-.ll c bng ho~c d .c tham s o c hung. g i6 _tiL khrii_t(lO: ,gia tr~ k hai t T rong p han c(I(·_thd/Jh~)I/(i/J_kh(Ji_b(io _III/fe_tin;; ella lhl!c t he chtra khaih,lo c ae h ang so, d .c k icu ho~c t in hi¢u co t he Slr d yng t rang q ua l doh x ay .dl!ng IIwc t he. Phfin crlc_thdJJIJylullI_hii/u_tlllfc _ tll//e_thl c hua c ae biC:ulhue thl!c hi¢11 d ong thai. Cae bicu thue oily dLfqc A A -,Slr d yng de k icm tra cae d ieu ki~n r ang bUQc cae I ~ J~phcp toal1 trong hanh vi eua thl,1C t he c an thict kc. T a hay x ct v i dlJ !lI0 ta lm~ch c(log lTI¢t hit. C c I ~ -----,n o utM e ntity A DDER is generic ( N : I NTEGER : = 4; M : TIME : = 10 ns ); p ort ( A, B : in BIT_VECTOR ( N - 1 d uwnto 0 ); C in: in BiT; S UM: u ut BlT_ VECTOR( N - 1 d uwntu 0 ); C out : o ut BIT ) ; e nd ADDER;2. C ae kien t rue Sau khi cae phan tir Im.teh a rchitecture ( nle o f { (II - -fhc is . -k hll f lllfe ( (/I - { p lullI_k iwi _/l(fO _0 ;(/ J i61_fnic 1 b egin dC_AC_uill_tIIllC_IICII_J{JI1I; f h/ii) e nd [ f hl_ki(lll f nie ] ; T rong do. f (/I_f!t(iC_fh/ la ten eua d6i lUqng sc xay dl,mg. Ten nay philitrung vai ten e ua tlll,rc the: luong ung vai kien true cia khai ban trong phiink hai ban thl,rc the:, Phan khai bilo plu/l1_ f.:.flw_/)(IO J I;(I __f.:.i6/_fnic ehu:a nhling khai bao t rongt na ttt k icn true. Hai uau 1 eo nghla la eo th6 kh6ng c hua ll1l)t khai b ao naoho.;te eo c hua nhicu khai bao. Phiin flam gina hai IV kho ...

Tài liệu được xem nhiều: