Giáo tiếp_chương 5

Họ VĐK 8051 có một lương ROM nội on-chip. Đối với những thiết kế thống tương đối nhỏ, lượng ROM on-chip của nó là đủ để chứa chương trình thực thi. Tuy nhiên, đối với những thiết kế hệ thống lớn.
Nội dung trích xuất từ tài liệu:
Giáo tiếp_chương 5Baøi giaûng VI XÖÛ LYÙ Chöông 5: Giao tieáp CHÖÔNG 5: GIAO TIEÁPI. GIAO TIEÁP BOÄ NHÔÙ NGOAØI Hoï VÑK 8051 coù moät löôïng ROM noäi on-chip. Ñoái vôùi nhöõng thieát keá heä thoáng töông ñoáinhoû, löôïng ROM on-chip cuûa noù laø ñuû ñeå chöùa chöông trình thöïc thi. Tuy nhieân, ñoái vôùi nhöõngthieát keá heä thoáng lôùn, maõ chöông trình thöïc thi coù theå vöôït quaù dung löôïng ROM on-chip hoaëcdöõ lieäu caàn löu tröõ töông ñoái nhieàu, do ñoù caàn phaûi môû roäng boä nhôù cho heä thoáng baèng caùch söûduïng theâm ROM ngoaøi hoaëc RAM ngoaøi. Nhö ñaõ bieát ôû chöông 2, khi giao tieáp boä nhôù ngoaøi, port 0 laø doàn keânh cuûa bus döõ lieäu vaøbyte thaáp cuûa bus ñòa chæ, coøn port 2 laø byte cao cuûa bus ñòa chæ. Nhö vaäy, caàn coù moät IC choátbeân ngoaøi ñöôïc noái vôùi port 0 ñeå giöõ byte ñòa chæ thaáp khi giao tieáp vôùi boä nhôù ngoaøi. Byte ñòachæ thaáp ñöôïc choát vaøo IC ngoaøi baèng xung ALE töø vi ñieàu khieån 8051. Sau ñoù, port 0 trôû thaønhbus döõ lieäu hai chieàu trong suoát giai ñoaïn ñoïc hay ghi cuûa chu kì maùy. * Quy taéc chung veà thieát keá maïch giao tieáp boä nhôù vôùi MCS-51 1. Laäp baûng boä nhôù - Laäp baûng boä nhôù cho heä thoáng vaø caùc öùng duïng phuï thuoäc. - Ñoái vôùi MCS-51, neân taùch rieâng 64K boä nhôù chöông trình vaø 64K boä nhôù döõ lieäu. - Ñeå söû duïng nhöõng ñòa chæ treân 64K thì söû duïng theâm caùc bit töø nhöõng coång I/O khoâng söû duïng ñeå laøm caùc ñöôøng ñòa chæ cao. 2. Choïn linh kieän boä nhôù thích hôïp. 3. Söû duïng maïch giaûi maõ ñòa chæ (neáu caàn) ñeå taïo caùc tín hieäu choïn chip cho boä nhôù. 4. Söû duïng ñöôøng /PSEN cho boä nhôù chöông trình hoaëc caùc ñöôøng /RD, /WR cho boä nhôù döõ lieäu ñeå truy xuaát ñeán caùc chaân ñoïc/ghi boä nhôù. 5. Chaân /EA = VCC neáu söû duïng ROM noäi hoaëc /EA = 1 neáu söû duïng ROM ngoaøi. Data bus[D0..D7] 31 39 D0 D0 3 2 A0 A0 10 11 D0 C1 30p EA/VP P0.0 38 D1 D1 4 D0 Q0 5 A1 A1 9 A0 O0 12 D1 19 P0.1 37 D2 D2 7 D1 Q1 6 A2 A2 8 A1 O1 13 D2 X1 P0.2 36 D3 D3 8 D2 Q2 9 A3 A3 7 A2 O2 15 D3 XTAL P0.3 35 D4 D4 13 D3 Q3 12 A4 A4 6 A3 O3 16 D4 C2 30p 12MHz 18 P0.4 34 D5 D5 14 D4 Q4 15 A5 A5 5 A4 O4 17 D5 X2 P0.5 33 D6 D6 17 D5 Q5 16 A6 A6 4 A5 O5 18 D6 P0.6 32 D7 D7 18 D6 Q6 19 A7 A7 3 A6 O6 19 D7 9 P0.7 D7 Q7 A8 25 A7 O7 RESET 21 A8 1 A9 24 A8 VCC P2.0 22 A9 11 OC A10 21 A9 12 P2.1 23 A10 G A11 23 A10 13 INT0 P2.2 24 A11 A12 2 A11 INT1 P2.3 74LS373 A12 14 25 A12R2 C3 + 15 T0 P2.4 26 A13 20100 T1 P2.5 27 A14 22 CE P2.6 A15 PSEN OE 10u 1 28 27 SW1 2 P1.0 P2.7 Addr bus[A0..A15] 1 PGM 3 P1.1 17 VPP P1.2 RD /RD 4 16 ...