Giáo trình CÔNG NGHỆ VI ĐIỆN TỬ - Chương 5
Số trang: 9
Loại file: pdf
Dung lượng: 657.35 KB
Lượt xem: 25
Lượt tải: 0
Xem trước 2 trang đầu tiên của tài liệu này:
Thông tin tài liệu:
Chương 5 : Công nghệ mạch tích hợp1. Các bước thiết kế mạch ICý tưởng - thiết kế kiến trúc - thiết kế logic - thiết kế vật lý - sản xuất - chíp mới
Nội dung trích xuất từ tài liệu:
Giáo trình CÔNG NGHỆ VI ĐIỆN TỬ - Chương 5 Chương 5:Công nghệ mạch tích hợp Chương 5 CÔNG NGHỆ MẠCH TÍCH HỢP5.1. Các bước thiết kế IC Ý tưởng Thiết kế kiến trúc Thiết kế Logic Thiết kế vật lý Sản xuất Chip mới Hình 5.1 Các bước thiết kế tạo IC 22 Chương 5:Công nghệ mạch tích hợp5.2. Các bước chế tạo IC 23 Chương 5:Công nghệ mạch tích hợp5.3. Quy tắc layout vi mạch 24 Chương 5:Công nghệ mạch tích hợp25 Chương 5:Công nghệ mạch tích hợp26 Chương 5:Công nghệ mạch tích hợp27 Chương 5:Công nghệ mạch tích hợp28 Chương 5:Công nghệ mạch tích hợp5.4. Công nghệ IC:5.4.1. Old Technologies: 1 Bipolar Diode Transistor Logic 2 Bipolar Diode Transistor Zener Logic 3 Bipolar Planar Transistor Transistor Logic 4 Basic steps in Planar Technology: 4.1 Buried Layer 4.2 Isolation 4.3 Collector 4.4 Base 4.5 Emitter 4.6 Contact 4.7 Oversized Contact – when needed 4.8 Metal 4.9 Passivation (Vapox) 5 Metal Gate CMOS – Diffusion Technique (N- or P-Channel MOS are discrete) 5.1 P-Well 5.2 P+ Active Area 5.3 N+ Active Area 5.4 Gate 5.5 Contact 5.6 Oversized Contact – when needed 5.7 Metal 5.8 Passivation (Vapox)5.4.2. Recent or Current Technologies: 1 Bipolar Planar Technology 2 Metal Gate CMOS – with Implantation Technique 3 Silicon Gate CMOS – with Implantation Technique 29 Chương 5:Công nghệ mạch tích hợp 3.1 N-Well 3.2 Active Area 3.3 Field Doping 3.4 Capacitor Implant 3.5 Gate Oxide 3.6 High Resistivity Poly Masking 3.7 P+ Implant (with P- Implant, optional) 3.8 N+ Implant (with N- Implant, optional) 3.9 Contact 3.10 Metal 1 3.11 Via (optional) 3.12 Metal 2 (optional) 3.13 Passivation (Vapox) Usually 15 masks (up to 18 masks) Cấu trúc BiCMOS Drain Gate Source Emitter Base Collector BodyNormal SiO2 Aluminum p p p p p p n+ n+ n+ Thin gate oxide n+ p n Buried layer Substrate Epitaxal layer p-channel MOSFET npn bipolar transistor 30
Nội dung trích xuất từ tài liệu:
Giáo trình CÔNG NGHỆ VI ĐIỆN TỬ - Chương 5 Chương 5:Công nghệ mạch tích hợp Chương 5 CÔNG NGHỆ MẠCH TÍCH HỢP5.1. Các bước thiết kế IC Ý tưởng Thiết kế kiến trúc Thiết kế Logic Thiết kế vật lý Sản xuất Chip mới Hình 5.1 Các bước thiết kế tạo IC 22 Chương 5:Công nghệ mạch tích hợp5.2. Các bước chế tạo IC 23 Chương 5:Công nghệ mạch tích hợp5.3. Quy tắc layout vi mạch 24 Chương 5:Công nghệ mạch tích hợp25 Chương 5:Công nghệ mạch tích hợp26 Chương 5:Công nghệ mạch tích hợp27 Chương 5:Công nghệ mạch tích hợp28 Chương 5:Công nghệ mạch tích hợp5.4. Công nghệ IC:5.4.1. Old Technologies: 1 Bipolar Diode Transistor Logic 2 Bipolar Diode Transistor Zener Logic 3 Bipolar Planar Transistor Transistor Logic 4 Basic steps in Planar Technology: 4.1 Buried Layer 4.2 Isolation 4.3 Collector 4.4 Base 4.5 Emitter 4.6 Contact 4.7 Oversized Contact – when needed 4.8 Metal 4.9 Passivation (Vapox) 5 Metal Gate CMOS – Diffusion Technique (N- or P-Channel MOS are discrete) 5.1 P-Well 5.2 P+ Active Area 5.3 N+ Active Area 5.4 Gate 5.5 Contact 5.6 Oversized Contact – when needed 5.7 Metal 5.8 Passivation (Vapox)5.4.2. Recent or Current Technologies: 1 Bipolar Planar Technology 2 Metal Gate CMOS – with Implantation Technique 3 Silicon Gate CMOS – with Implantation Technique 29 Chương 5:Công nghệ mạch tích hợp 3.1 N-Well 3.2 Active Area 3.3 Field Doping 3.4 Capacitor Implant 3.5 Gate Oxide 3.6 High Resistivity Poly Masking 3.7 P+ Implant (with P- Implant, optional) 3.8 N+ Implant (with N- Implant, optional) 3.9 Contact 3.10 Metal 1 3.11 Via (optional) 3.12 Metal 2 (optional) 3.13 Passivation (Vapox) Usually 15 masks (up to 18 masks) Cấu trúc BiCMOS Drain Gate Source Emitter Base Collector BodyNormal SiO2 Aluminum p p p p p p n+ n+ n+ Thin gate oxide n+ p n Buried layer Substrate Epitaxal layer p-channel MOSFET npn bipolar transistor 30
Tìm kiếm theo từ khóa liên quan:
vi điện tử công nghệ điện tử mạch tích hợp IC mạch điện trasitor công nghệ mạch tích hợpTài liệu có liên quan:
-
Nghiên cứu sự hài lòng của sinh viên Hutech khi sử dụng ví điện tử Momo
6 trang 581 10 0 -
12 trang 161 1 0
-
Luận văn Điều khiển máy công nghiệp bằng thiết bị lập trình
98 trang 134 0 0 -
Giáo Trình Vật liệu linh kiện điện tử
153 trang 112 0 0 -
Sơ đồ điều khiển và tín hiệu máy cắt SF6– GL.107
4 trang 111 2 0 -
Đồ án môn học: Thiết kế mạch chuyển nhị phân 4 Bit sang mã Gray và dư 3 sử dụng công tắc điều khiển
29 trang 105 0 0 -
Luận văn: Lọc thích nghi với thuật toán LMS và ứng dụng trong cân bằng kênh
74 trang 92 0 0 -
Tiểu luận: Tìm hiểu công nghệ truyền hình cáp
39 trang 74 0 0 -
Đề cương chi tiết học phần Công nghệ thiết kế và chế tạo vi mạch
11 trang 65 0 0 -
Phần mềm mô phỏng mã đường dây ứng dụng trong giảng dạy tại trường đại học điện lực
2 trang 57 0 0