Giáo trình kỹ thuật xung - số (Nghề: Điện tử công nghiệp - Cao đẳng): Phần 2 - Trường CĐ nghề Việt Nam - Hàn Quốc thành phố Hà Nội

(NB) Giáo trình kỹ thuật xung - số cung cấp cho người học những kiến thức như: Các khái niệm cơ bản; Mạch dao động đa hài; Mạch hạn chế biên độ và ghim áp; Đại cương; FLIP –FLOP; Mạch đếm và thanh ghi; Mạch logic MSI; Họ vi mạch TTL - CMOS; Bộ nhớ; Kỹ thuật ADC – DAC;... Mời các bạn cùng tham khảo nội dung giáo trình phần 2 dưới đây.
Nội dung trích xuất từ tài liệu:
Giáo trình kỹ thuật xung - số (Nghề: Điện tử công nghiệp - Cao đẳng): Phần 2 - Trường CĐ nghề Việt Nam - Hàn Quốc thành phố Hà Nội Chương 5 FLIP –FLOPMục tiêu: Trình bày được cấu trúc, nguyên tắc hoạt động của các Flip - Flop Nêu được các ứng dụng của các Flip - Flop trong kỹ thuật Lắp ráp, sửa chữa, đo kiểm được các các Flip - Flop đúng yêu cầu kỹ thuật Rèn luyện tính tư duy, tác phong công nghiệp5.1. Flip - Flop R-S: 5.1.1. FF R-S sử dụng cổng NAND Hình 5.1: Sơ đồ mạch và bảng trạng thái cổng NAND - Dựa vào bảng trạng thái của cổng NAND, ta có: + S =0, R = 1  Q=1. Khi Q=1 hồi tiếp về cổng NAND 2 nên cổng NAND 2có 2 ngõ vào bằng 1, vậy Q = 0. + S =0, R = 1  Q =1. Khi Q =1 hồi tiếp về cổng NAND 1 nên cổng NAND 1có 2 ngõ vào bằng 1, vậy Q= 0. + S = R =0  Q = Q =1 đây là trạng thái cấm. + S = R =1, Giả sử trạng thái trước đó có Q =1, Q = 0  hồi tiếp về cổngNAND 1 nên cổng NAND 1 có một ngõ vào bằng 0, vậy Q = 1  FF R-S giữnguyên trạng thái cũ. Như vậy gọi là FF không đồng bộ bởi vì chỉ cần một trong haingõ vào S hay R thay đổi thì ngõ ra cũng thay đổi theo. Về mặt kí hiệu, các FF R-Skhông đồng bộ được kí hiệu như hình 5.2: Hình 5.2 : a>. R,S tác động mức 1 – b>. R,S tác động mức 0 126 5.1.2. Mạch FF R-S sử dụng cổng NOR, hình 5.3 Hình 5.3: FF R-S không đồng bộ sử dụng cổng NOR và bảng trạng thái. - Dựa vào bảng trạng thái của cổng NOR, ta có: + S=0, R= 1  Q = 0. Khi Q=0 hồi tiếp về cổng NOR 2 nên cổng NOR 2 có2 ngõ vào bằng 0  Q = 1. Vậy Q= 0 và Q = 1. + S=0, R= 1  Q = 0. Khi Q = 0 hồi tiếp về cổng NOR 1 nên cổng NOR 1 có2 ngõ vào bằng 0  Q= 1. Vậy Q= 1và Q = 0. + Giả sử trạng thái trước đó có S =0, R = 1  Q =0, Q = 1. Nếu tín hiệu ngõ vào thay đổi thành : S = 0, R = 0 ( R chuyển từ 1→ 0 ) ta có: S =0 và Q = 0  Q = 1. R = 0 và Q = 1 Q = 0  FF R-S giữ nguyên trạng thái trước đó. + Giả sử trạng thái trước đó có S = 1, R = 0  Q = 1, Q = 0. Nếu tín hiệu ngõ vào thay đổi thành : R = 0, S = 0 ( S chuyển từ 1 → 0 ) ta có: R =0 và Q Q = 0  Q = 1. S= 0 và Q = 1 Q = 0  FF R-S giữ nguyên trạng thái trước đó.5.2. FF R-S tác động theo xung lệnh Xét sơ đồ FF R-S đồng bộ với sơ đồ mạch, ký hiệu và bảng trạng thái hoạtđộng như hình 2.4a,b. Trong đó : Ck là tín hiệu điều khiển đồng bộ hay tín hiệu xung Clock ( tínhiệu xung đồng hồ). 127 Hình 5.4a: Sơ đồ logic của FF R-S tác động theo xung lệnh Hình 5.4b : Ký hiệu và bảng trạng thái của FF R-S tác động theo xung lệnh - CK = 0: cổng NAND 3 và 4 khóa không cho dữ liệu đưa vào, vì cổngNAND 3 và 4 đều có ít nhất một ngõ vào CK = 0  S = R =1  Q = Q : FF R-S giữ nguyên trạng thái cũ. - CK =1: cổng NAND 3 và 4 mở. Ngõ ra Q sẽ thay đổi tùy thuộc vào trạngthái của S và R. + S= 0, R = 0  S = 1, R =1  Q = Q + S= 0, R = 1  S = 1, R =0  Q = 0 + S= 1, R = 0  S = 0, R =1  Q = 1 + S= 1, R = 1  S = 0, R =0  Q = X Trong trường họp này tín hiệu đồng bộ Ck tác động mức 1, nếu tín hiệu Cktác động mức 0 ta mắc thêm cổng đảo như hình 5.5 Hình 5.5: Sơ đồ logic và ký hiệu FF R-S của mức 0 1285.3. Flip - Flop J-K - Mục tiêu: Nêu vai trò FF J-K khi có sự thay đổi tín hiệu vào và ra của xungclock . Cấu trúc mạch logic như hình 5.6 a,b. Hình 5.6 : Ký hiệu FF J-K Hình 5.7: Cấu trúc mạch logic FF J –K Bảng trạng thái FF J-K Ck J K QK 0 0 Q ( nhớ) 0 1 0 ( xóa) 1 0 1( lập) Q (thay đổi trạng thái theo mỗi xung 1 1 nhịp) Trong đó: 129 - J, K là các ngõ vào dữ liệu. - Q, Q là các ngõ ra. - Ck là tín hiệu xung đồng bộ - QK là trạng thái ngõ ra Giải thích hoạt động của FF J-K theo bảng trạng thái hình 2.8: Khi chưa có CK tức CK = 0 thì bất chấp ngõ vào J, K trạng thái ngõ ra sautầng thứ 1 là 1 ta có Qk = Q tức trạng thái trước đó của mạch. Ta xét các trường hợp khi có xung CK Trường hợp J = 0, K = 0 tương tự như trên ta cũng có Q k = Q như hình 2.9 Hình 5.8 Trường hợp J = 1, K = 0. + Giả sử Q = 0 khi có xung mạch sẽ biến đổi trạng thái như hình 5.9 Hình 5.9 + Giả sử Q = 1 trạng thái của mạch như hình 5.10 130 Hình 5.10 Khi có xu ...