Giáo trình linh kiện_Phần 14
Số trang: 7
Loại file: pdf
Dung lượng: 513.91 KB
Lượt xem: 11
Lượt tải: 0
Xem trước 2 trang đầu tiên của tài liệu này:
Thông tin tài liệu:
Tham khảo tài liệu giáo trình linh kiện_phần 14, kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả
Nội dung trích xuất từ tài liệu:
Giáo trình linh kiện_Phần 14Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com Linh Kiện Điện Tử Giáo trình Thông lộ (kênh) N- Vùng Vùng Vùng cổng nguồn thoát P N+ N+ Thân p- (được nối với cổng) Hình 1 JFET Kênh P Ký hiệu n S D D p+ p+ G n- S Kênh p- G Tiếp xúc kim loại JFET Kênh N p S D D n+ n+ G p- S Kênh n- G S (Source): cực nguồn Tiếp xúc kim loại D (Drain): cực thoát G (Gate): cưc cổng Hình 2 Nếu so sánh với BJT, ta thấy: cực thoát D tương đương với cực thu C, cực nguồn S tương đương với cực phát E và cực cổng G tương đương với cực nền B. Trang 92 Biên soạn: Trương Văn TámSimpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com Linh Kiện Điện Tử Giáo trình − JFET kênh N tương đương với transistor NPN. − JFET kênh P tương đương với transistor PNP. Thoát ≈ Thu D C G B JFET BJT ≈ Kênh N NPN Nguồn ≈ Phát S E C D B BJT ≈ G JFET PNP Kênh P E S Cổng ≈ Nền Hình 3 Cũng giống như transistor NPN được sử dụng thông dụng hơn transistor PNP do dùng tốt hơn ở tần số cao. JFET kênh N cũng thông dụng hơn JFET kênh P với cùng một lý do. Phần sau, ta khảo sát ở JFET kênh N, với JFET kênh P, các tính chất cũng tương tự. II. CƠ CHẾ HOẠT ĐỘNG CỦA JFET: Khi chưa phân cực, do nồng độ chất pha không đồng đều trong JFET kênh N nên ta thấy vùng hiếm rộng ở thông lộ n- và thân p-, vùng hiếm hẹp ở vùng thoát và nguồn n+. Vùng hiếm Gate p n+ n+ Kênh n- S D Thân p- Hình 4 Trang 93 Biên soạn: Trương Văn TámSimpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com Linh Kiện Điện Tử Giáo trình Bây giờ, nếu ta mắc cực nguồn S và cực cổng G xuống mass, nghĩa là điện thế VGS=0V. Điều chỉnh điện thế VDS giữa cực thoát và cực nguồn, chúng ta sẽ khảo sát dòng điện qua JFET khi điện thế VDS thay đổi. Vì vùng thoát n+ nối với cực dương và vùng cổng G nối với cực âm của nguồn điện VDS nên nối PN ở vùng thoát được phân cực nghịch, do đó vùng hiếm ở đây rộng ra (xem hình vẽ) VDS Nối P-N ở vùng thoát được phân VGS = 0V S G D ...
Nội dung trích xuất từ tài liệu:
Giáo trình linh kiện_Phần 14Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com Linh Kiện Điện Tử Giáo trình Thông lộ (kênh) N- Vùng Vùng Vùng cổng nguồn thoát P N+ N+ Thân p- (được nối với cổng) Hình 1 JFET Kênh P Ký hiệu n S D D p+ p+ G n- S Kênh p- G Tiếp xúc kim loại JFET Kênh N p S D D n+ n+ G p- S Kênh n- G S (Source): cực nguồn Tiếp xúc kim loại D (Drain): cực thoát G (Gate): cưc cổng Hình 2 Nếu so sánh với BJT, ta thấy: cực thoát D tương đương với cực thu C, cực nguồn S tương đương với cực phát E và cực cổng G tương đương với cực nền B. Trang 92 Biên soạn: Trương Văn TámSimpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com Linh Kiện Điện Tử Giáo trình − JFET kênh N tương đương với transistor NPN. − JFET kênh P tương đương với transistor PNP. Thoát ≈ Thu D C G B JFET BJT ≈ Kênh N NPN Nguồn ≈ Phát S E C D B BJT ≈ G JFET PNP Kênh P E S Cổng ≈ Nền Hình 3 Cũng giống như transistor NPN được sử dụng thông dụng hơn transistor PNP do dùng tốt hơn ở tần số cao. JFET kênh N cũng thông dụng hơn JFET kênh P với cùng một lý do. Phần sau, ta khảo sát ở JFET kênh N, với JFET kênh P, các tính chất cũng tương tự. II. CƠ CHẾ HOẠT ĐỘNG CỦA JFET: Khi chưa phân cực, do nồng độ chất pha không đồng đều trong JFET kênh N nên ta thấy vùng hiếm rộng ở thông lộ n- và thân p-, vùng hiếm hẹp ở vùng thoát và nguồn n+. Vùng hiếm Gate p n+ n+ Kênh n- S D Thân p- Hình 4 Trang 93 Biên soạn: Trương Văn TámSimpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com Linh Kiện Điện Tử Giáo trình Bây giờ, nếu ta mắc cực nguồn S và cực cổng G xuống mass, nghĩa là điện thế VGS=0V. Điều chỉnh điện thế VDS giữa cực thoát và cực nguồn, chúng ta sẽ khảo sát dòng điện qua JFET khi điện thế VDS thay đổi. Vì vùng thoát n+ nối với cực dương và vùng cổng G nối với cực âm của nguồn điện VDS nên nối PN ở vùng thoát được phân cực nghịch, do đó vùng hiếm ở đây rộng ra (xem hình vẽ) VDS Nối P-N ở vùng thoát được phân VGS = 0V S G D ...
Tìm kiếm theo từ khóa liên quan:
giáo trình mạch điện tử bài giảng điện tử giáo trình thiết kế điện Trang bị điện điện tử công nghiệpGợi ý tài liệu liên quan:
-
BÀI GIẢNG LẬP TRÌNH GHÉP NỐI THIẾT BỊ NGOẠI VI
42 trang 261 2 0 -
Giáo trình Kỹ thuật điện (Nghề: Điện tử công nghiệp - Trung cấp) - Trường Cao đẳng Cơ giới
124 trang 237 2 0 -
ĐỒ ÁN TỐT NGHIỆP: THIẾT KẾ HỆ THỐNG CUNG CẤP ĐIỆN CHO NHÀ MÁY SẢN XUẤT GẠCH MEN SHIJAR
63 trang 232 0 0 -
82 trang 227 0 0
-
71 trang 184 0 0
-
78 trang 175 0 0
-
Đồ án tốt nghiệp Điện tự động công nghiệp: Thiết kế bộ đo tần số đa năng
50 trang 174 0 0 -
Giáo trình Mạch điện tử - Trường Cao đẳng nghề Số 20
97 trang 169 0 0 -
49 trang 156 0 0
-
HƯỚNG DẪN THIẾT KẾ BÀI GIẢNG BẰNG LECTURE MAKER
24 trang 149 0 0