Giáo trình vi xử lý chương 3

Mạch tạo xung nhịp dùng để cung cấp xung nhịp cho μP.1 2 3 4 5 6 7 8 9 CSY NC VCC PCLK X1 AEN1 X2 RDY 1 ASY NC READY EFI RD2 F/C AEN2 OSC CLK RES GND RESET 18 17 16 15 14 13 12 11 108284Hình 3.1 – Mạch tạo xung nhịp 8284 CSYNC (Clock Synchronisation): ngõ vào xung đồng bộ chung khi hệ thống có các 8284 dùng dao động ngoài tại chân EFI. Khi dùng mạch dao động trong thì phải nối đất. PCLK (Peripheral Clock): xung nhịp f = fX/6 (fX là tần...
Nội dung trích xuất từ tài liệu:
Giáo trình vi xử lý chương 3Giáo trình vi xử lý Tổ chức nhập / xuất CHƯƠNG 3: TỔ CHỨC NHẬP / XUẤT1. Các mạch phụ trợ 8284 và 8288 1.1. Mạch tạo xung nhịp 8284 Mạch tạo xung nhịp dùng để cung cấp xung nhịp cho μP. 1 18 2 CSY NC VCC 17 3 PCLK X1 16 4 AEN1 X2 15 5 RDY 1 ASY NC 14 6 READY EFI 13 7 RD2 F/C 12 8 AEN2 OSC 11 9 CLK RES 10 GND RESET 8284 Hình 3.1 – Mạch tạo xung nhịp 8284 CSYNC (Clock Synchronisation): ngõ vào xung đồng bộ chung khi hệ thống cócác 8284 dùng dao động ngoài tại chân EFI. Khi dùng mạch dao động trong thì phảinối đất. PCLK (Peripheral Clock): xung nhịp f = fX/6 (fX là tần số thạch anh) AEN1 , AEN 2 (Address Enable): cho phép chọn các chân RDY1, RDY2 báohiệu trạng thái sẵn sàng của bộ nhớ hay thiết bị ngoại vi 18 1 17 VCC CSY NC 2 16 X1 PCLK 3 15 X2 AEN1 4 14 ASY NC RDY 1 5 13 EFI READY 6 12 F/C RD2 7 11 OSC AEN2 8 10 RES CLK 9 RESET GND 8284 Vcc + Hình 3.2 – Mạch khởi động cho 8284Phạm Hùng Kim Khánh Trang 77Giáo trình vi xử lý Tổ chức nhập / xuất RDY1, RDY2 (Bus ready): tạo các chu kỳ đợi ở CPU READY: nối đến chân READY của μP. CLK (Clock): xung nhịp f = fX/3, nối với chân CLK của μP. RESET: nối với chân RESET của μP, là tín hiệu khởi động lại toàn hệ thống RES (Reset Input): chân khởi động cho 8284 OSC: ngõ ra xung nhịp có tần số fX F/ C (Frequency / Crystal): chọn nguồn tín hiệu chuẩn cho 8284, nếu ở mức caothì chọn tần số xung nhịp bên ngoài, ngược lại thì dùng xung nhịp từ thạch anh EFI (External Frequency Input): xung nhịp từ bộ dao động ngoài ASYNC : chọn chế độ làm việc cho tín hiệu RDY. X1,X2: ngõ vào của thạch anh 1.2. Mạch điều khiển bus 8288 Mạch điều khiển bus 8288 lấy một số tín hiệu điều khiển của μP và cung cấpcác tín hiệu điều khiển cần thiết cho hệ vi xử lý. 1 20 2 IOB VCC 19 3 CLK S0 18 4 S1 S2 17 5 DT/R MCE/PDEN 16 6 ALE DEN 15 7 AEN CEN 14 8 MRDC INTA 13 9 AMWC IORC 12 10 MWTC AIOWC 11 GND IOWC 8288 Hình 3.3 – Mạch điều khiển bus 8288 IOB (Input / Output Bus Mode): điều khiển để 8288 làm việc ở các chế độ buskhác nhau. CLK (Clock): ngõ vào lấy từ xung nhịp hệ thống. S2 , S1 , S0 : các tín hiệu trạng thái lấy trực tiếp từ μP. Tuỳ theo các giá trị nhậnđược mà 8288 sẽ đưa các tín hiệu theo bảng 3.1.Phạm Hùng Kim Khánh Trang 78Giáo trình vi xử lý Tổ chức nhập / xuất Bảng 3.1: S2 S1 S0 Tạo tín hiệu 0 0 0 INTA 0 0 1 IORC 0 1 0 IOWC , AIOWC 0 1 1 Không ...