GIỚI THIỆU CÁC LINH KIỆN ĐƯỢC DÙNG

Gồm có 35 điốt phát quang ( Light Emit Diode – LED ) được sắp xếp thành một matrận 5 cột và 7 hàng. Các LED trên cùng một hàng được nối chung anốt, các LED trên cùngmột cột được nối chung catốt. Một LED tại vị trí hàng Hi và cột Vj chỉ sáng khi có tín hiệuchọn hàng Hi ở mức cao ( 5V ) và tín hiệu chọn cột Vj ở mức thấp ( 0V ).
Nội dung trích xuất từ tài liệu:
GIỚI THIỆU CÁC LINH KIỆN ĐƯỢC DÙNG ế ếạThitkmchlogics ốầPhnV:Ph ụ ụl c PHỤ LỤC I: GIỚI THIỆU CÁC LINH KIỆN ĐƯỢC DÙNG1. Ma trận LED 5x7: Gồm có 35 điốt phát quang ( Light Emit Diode – LED ) được sắp xếp thành một matrận 5 cột và 7 hàng. Các LED trên cùng một hàng được nối chung anốt, các LED trên cùngmột cột được nối chung catốt. Một LED tại vị trí hàng Hi và cột Vj chỉ sáng khi có tín hiệuchọn hàng Hi ở mức cao ( 5V ) và tín hiệu chọn cột Vj ở mức thấp ( 0V ).a. Sơ đồ nguyên lý: H1 + H2 + H3 + H4 + H5 + H6 + H7 + V1 V2 V3 V4 V5 HìnhI.1.1–Sơđồnguyênlýma trậnLED5x7b. Đóng vỏ và ký hiệu các chân: Ma trận LED 5x7 được đóng vỏ dạng DIP ( Dual In-line Package ) gồm 14 chân. Kýhiệu các chân xem trên hình I.1.2. Chú ý là mỗi tín hiệu V3 và H4 có tới hai đầu ra. 54Thi ết kế m ch logic số ạPhần V: Phụ l ục H2 V1 H4 V3 V4 H1 H3 H5 H7 V2 V3 H4 V5 H6 Mặt Mặt trước sau HìnhI.1.2–Vịtrívàkýhiệucácchân củamatrậnLED5x72. Bộ giải mã/phân kênh 3-8 74138 : Có 16 chân, gồm 3 đầu vào A, B,C; 8 đầu ra Y0 ÷ Y7; chân 16 cấp nguồnVcc = 5V; chân 8 nối đất; 3 đầu vào chọnchip G1, G2A, G2B. Một địa chỉ 3 bit đưa vào 3 đầu A,B, C sẽ kích thích làm cho một đầu ra ởmức thấp, tất cả các đầu ra còn lại ở mứccao. Khi 2 chân G2A và G2B ở mức thấp,chân G1 ở mức cao thì IC mới làm việc,ngược lại, tất cả các đầu ra sẽ ở mức cao. Hình I.2.1 – Bộ gi ải mã/phân kênh 3-8 Bảng chân lý của 74138: G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 X X X 1 1 1 1 1 1 1 1 1 1 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 55Thi ết kế m ch logic số ạPhần V: Phụ l ục 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 13. Bộ giải mã/phân kênh 4-16 74154: Có 24 chân, gồm 4 đầu vào A, B,C, D; 16 đầu ra 0 ÷ 15; đầu cấp nguồnVcc = +5V (chân 24); chân 12 (GND) nốiđất ; hai đầu chọn chíp là G1 và G2. Mỗi địa chỉ 4 bit đầu vào kích thíchmột đầu ra ở mức thấp, còn tất cả cácđầu ra khác ở mức cao. Các đầu vào chọnchip cần phải đặt thấp để vi mạch làmviệc. Nếu một hoặc cả hai đầu G1, G2 ởmức cao thì tất cả các đầu ra sẽ ở mứccao. Hình I.3.1 – Bộ gi ải mã/phân Bảng chân lý của 74154: kênh 4-16G G D C B A 0 1 2 3 4 5 6 7 8 9 1 1 1 1 1 11 2 0 1 2 3 4 51 0 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 1 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 10 0 0 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 10 0 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 10 0 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 10 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 10 0 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 10 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 10 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 10 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 10 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 10 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 10 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 10 0 1 1 1 1 1 1 1 1 1 1 1 ...