Hướng dẫn thiết kế số sử dụng ngôn ngữ Verilog-HDL trên FPGA: Bài 2

Mạch tổ hợp chỉ bao gồm các cổng logic.Giá trị ngõ ra của một mạch tổ hợp chỉ phụ thuộc vào giá trị ngõ vào hiện tại, không phụ thuộc vào giá trị ngõ vào hay ngõ ra trước đó.Chúng ta phải luôn chú ý đến hai điển quan trọng trong mạch tổ hợp là:Không có các phần tử “nhớ” lưu giá trị trước đó của ngõ ra.Không có hồi tiếp (feedback).
Nội dung trích xuất từ tài liệu:
Hướng dẫn thiết kế số sử dụng ngôn ngữ Verilog-HDL trên FPGA: Bài 2hoangquang.dientu@gmail.comNhận hướng dẫn thiết kế số sửdụng ngôn ngữ Verilog-HDLtrên FPGA BÀI 2: CÁC THÀNH PHẦN MẠCH SỐ FPGA Class 30/05/2013 1Nội dung chính Các cổng logic (Ký hiệu và chức năng) D Flip-Flop và Chốt (Latch). Mux và De-MUX. Mạch tổ hợp và tuần tự (quan trọng) Reset đồng bộ và reset bất đồng bộ (quan trọng) FPGA Class 30/05/2013 2Các cổng logic Cổng NAND Cổng đảo, cổng đệm, cổng đệm 3 trạng thái Cổng AND, cổng OR và cổng NOR Cổng XOR và Cổng XNOR FPGA Class 30/05/2013 3 Cổng NAND Ký hiệu: Symbol Bảng sự thật: Truth Table Cấu trúc CMOS Chuyển đổi tươngChỉ bằng 0 khi tất cả ngõ đươngvào bằng 11 đơn vị cổng (gate) = 1cổng NAND hai ngõ vào FPGA Class 30/05/2013 4Cổng đảo, cổng đệm, cổng 3 trạngtháiInverter gate Buffer gate Tri-state buffer gate(NOT gate) FPGA Class 30/05/2013 5Cổng AND, cổng OR và cổng NORChỉ bằng 1 khi tất Bằng 1 khi 1 trong Bằng 1 khi tất cảcả ngõ vào bằng 1 các ngõ vào bằng ngõ vào bằng 0 1 FPGA Class 30/05/2013 6Cổng XOR và XNORExclusive OR gate (EX-OR) Exclusive NOR gate (EX-NOR)Hai ngõ vào khác nhau thì Hai ngõ giống nhau thì ngõngõ ra bằng 1. ra bằng 1.(So sánh khác) (So sánh bằng) FPGA Class 30/05/2013 7 D Flip-Flop và D Latch Theo mức Theo cạnhcủa tín hiệu của tín hiệu clock clock Cấu tạoDạng sóng hay giản đồ định thời(Timing Diagram) FPGA Class 30/05/2013 8MUX và DE-MUX De-Multiplexer Multiplexer (Mạch phân kênh)(Mạch dồn kênh) Ký hiệu Cấu tạo FPGA Class 30/05/2013 9Mạch tổ hợp (CombinationalCircuit) Mạch tổ hợp chỉ bao gồm các cổng logic. Giá trị ngõ ra của một mạch tổ hợp chỉ phụ thuộc vào giá trị ngõ vào hiện tại, không phụ thuộc vào giá trị ngõ vào hay ngõ ra trước đó. Chúng ta phải luôn chú ý đến hai điển quan trọng trong mạch tổ hợp là:  Không có các phần tử “nhớ” lưu giá trị trước đó của ngõ ra.  Không có hồi tiếp (feedback). FPGA Class 30/05/2013 10Mạch tuần tự (Sequential Circuit) Bao gồm cổng logic và các phần tử nhớ (FlipFlop, thanh ghi). Ngõ ra phụ thuộc vào giá trị ngõ vào hiện tại và còn có thể phụ thuộc vào trạng thái trước đó của chính nó. Chú ý đến hai điểm quan trọng trong mạch tuần tự là:  Lưu được giá trị trạng thái trước đó.  Có thể có hồi tiếp FPGA Class 30/05/2013 11Ví dụ minh họa mạch tổ hợp vàtuần tự Mạch logic tổ hợpMạch tổ hợp Phần tử nhớMạch tuần tự FPGA Class 30/05/2013 12Reset đồng bộ (Synchronous reset) Reset chỉ được thực hiện khi tín hiệu reset tích cực và có cạnh clock (cạnh lên hoặc cạnh xuống). FPGA Class 30/05/2013 13Reset bất đồng bộ (Asynchronous reset) Reset xảy ra ngay khi tín hiệu reset tích cực bất chấp tín hiệu clock. FPGA Class 30/05/2013 14KẾT THÚC BÀI 2 FPGA Class 30/05/2013 15