KIẾN TRÚC CÁC HỆ THỐNG TÍNH TOÁN - CHƯƠNG 2

KỸ THUẬT PIPELINING TRONG CÁCHỆ THỐNG TÍNH TOÁN Kiến trúc tập lệnh (Instruction Set Architecture)®:tập lệnh, các kiểu dữ liệu, tập thanh ghi lập trìnhđược, các phương pháp định địa chỉ toán hạng vàcác cơ chế vào – ra
Nội dung trích xuất từ tài liệu:
KIẾN TRÚC CÁC HỆ THỐNG TÍNH TOÁN - CHƯƠNG 2KIẾN TRÚC CÁC HỆ THỐNG TÍNH TOÁNNguyễn Phú BìnhTrần Trung KiênBộ môn KTMT - Khoa CNTTTrường ĐH Bách Khoa Hà Nội 1 Lưu ý của tác giả Không được tự ý sao chép hay quảng bá bài giảng này khi chưa được sự đồng ý của các tác giả. Địa chỉ liên hệ của các tác giả: Nguyễn Phú Bình Email: ngphubinh@yahoo.com Mobile: 0983533925 Website: http://phubinh.vicosoft.com/ktmt Trần Trung Kiên Email: trankien_bk@yahoo.com Mobile: 0914919392 Bộ môn Kỹ thuật Máy tính Khoa Công nghệ Thông tin Trường Đại học Bách Khoa Hà Nội C1- P322, Tel: 8696125 Website: http://ktmt.shorturl.com 2 Kiến trúc các hệ thống tính toánChương 2 KỸ THUẬT PIPELINING TRONG CÁC HỆ THỐNG TÍNH TOÁNNguyễn Phú Bình – Trần Trung KiênBộ môn Kỹ thuật Máy tính, Khoa Công nghệ Thông tinTrường Đại học Bách Khoa Hà Nội 3 Chương 2I. Kỹ thuật pipelining đối với Scalar Processor (bộ xử lý vô hướng) ®II. Kỹ thuật pipelining đối với Vector Processor (bộ xử lý kiểu vector) 4 I.Pipelining đối với Scalar Processor0. Một số kiến thức cơ bản1. Pipelining trong kiến trúc DLX2. Vấn đề về hiệu năng đối với pipelining3. Các xung đột trong kỹ thuật pipelining 5 0. Một số kiến thức cơ bản Kiến trúc tập lệnh, tập lệnh và lệnh Phân loại kiến trúc tập lệnh theo các cách lưu trữ toán hạng(By Type of Internal Storage, Where are ALU operands/result?) 6 Kiến trúc tập lệnh, tập lệnh, lệnh Kiến trúc tập lệnh (Instruction Set Architecture)®: tập lệnh, các kiểu dữ liệu, tập thanh ghi lập trình được, các phương pháp định địa chỉ toán hạng và các cơ chế vào – ra Tập lệnh (Instruction Set): Mỗi một bộ xử lý có một tập lệnh xác định  Tập lệnh thường có hàng chục đến hàng trăm  lệnh 7 Kiến trúc tập lệnh, tập lệnh, lệnh Khuôn dạng của một lệnh máy: Mỗi lệnh là một chuỗi số nhị phân mà bộ xử lý hiểu  được để thực hiện một thao tác xác định Mã thao tác Tham chiếu toán hạng Mã thao tác: (Operation Code) mã hóa cho thao tác mà  CPU phải thực hiện vd:ADD, MULT,.. Tham chiếu toán hạng: mã hóa cho toán hạng hoặc nơi  chưa toán hạng mà thao tác sẽ tác động. 8 Phân loại kiến trúc tập lệnh Phân loại theo các cách lưu trữ toán hạng: Kiến trúc Stack: Toán hạng được lưu trữ tại đỉnh  của Stack Kiến trúc Accumulator: Toán hạng là các thanh  chứa Kiến trúc general-purpose register (GPR): Các toán  hạng là các thanh ghi hoặc ô nhớ (Còn gọi tắt là kiến trúc Register): 9 Phân loại kiến trúc tập lệnh C = A+BStack AccumulatorPUSH A Load APUSH B ADD BADD Store CPOP C 10Kiến trúc Stack 11Kiến trúc Stack 12Kiến trúc Stack 13Kiến trúc Stack 14Kiến trúc Stack 15Kiến trúc Accumulator 16Kiến trúc Accumulator 17Kiến trúc Accumulator 18Kiến trúc Accumulator 19 Phân loại kiến trúc tập lệnh Kiến trúc General-Purpose Register chia 3 loại: Register-memory   Memory-memory  Register-register (load-store) 20