Kiến trúc máy tính-Phần 4: Thanh ghi và bộ nhớ

Tham khảo tài liệu kiến trúc máy tính-phần 4: thanh ghi và bộ nhớ, công nghệ thông tin, cơ sở dữ liệu phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả
Nội dung trích xuất từ tài liệu:
Kiến trúc máy tính-Phần 4: Thanh ghi và bộ nhớ 4. Thanh Ghi & Bộ Nhớ 4.1. Thanh Ghi 4.2. Thanh Ghi Dịch 4.3. Mạch Đếm Nhị Phân 4.4. Bộ NhớNMT - KTMT - V3.1 - Ch4 - Ns57 - 8/1/03 1 4.1. Thanh Ghi Thanh ghi là nhóm mạch lật, mỗi mạch lật lưu 1 bit dữ liệu. Ngoài mạch lật, thanh ghi có thể có các cổng tổ hợp để thực hiện một số tác vụ xử lý dữ liệu nào đó. Theo định nghĩa tổng quát nhất, thanh ghi gồm một nhóm các mạch lật và các cổng tác động đến chuyển tiếp của nó.NMT - KTMT - V3.1 - Ch4 - Ns57 - 8/1/03 2 4.1. Thanh Ghi (tt) Các mạch lật lưu thông tin nhị phân và các cổng sẽ điều khiển khi nào và cách thức chuyển thông tin mới vào thanh ghi. Thanh ghi đơn giản nhất chỉ có mạch lật và không có cổng ngoài.NMT - KTMT - V3.1 - Ch4 - Ns57 - 8/1/03 3 4.1. Thanh Ghi (tt) Hình bên là thanh ghi có 4 mạch lật D. Ngõ nhập đồng hồ chung khởi động cả 4 mạch lật ở cạnh lên của mỗi xung và dữ liệu tại 4 ngõ vào được chuyển vào thanh ghi.NMT - KTMT - V3.1 - Ch4 - Ns57 - 8/1/03 4 4.1. Thanh Ghi (tt) Khi ngõ nhập xoá (clear input) = 0, cả 4 mạch lật được khởi động cùng lúc (đồng bộ). Ngõ nhập này phải giữ mức 1 khi mạch hoạt động bình thường và độc lập với đồng hồ. 01NMT - KTMT - V3.1 - Ch4 - Ns57 - 8/1/03 5 4.1. Thanh Ghi (tt) Chuyển thông tin mới vào thanh ghi được gọi là nạp. Khi các bit của thanh ghi được nạp đồng thời với một chuyển tiếp xung đồng hồ, chúng ta nói rằng việc nạp được thực hiện song song.NMT - KTMT - V3.1 - Ch4 - Ns57 - 8/1/03 6 4.1. Thanh Ghi (tt) Hầu hết các hệ thống số có một mạch tạo đồng hồ chính cung cấp liên tục dãy xung đồng hồ. Các xung đồng hồ được áp vào tất cả các mạch lật và thanh ghi trong hệ thống. Phải có một tín hiệu điều khiển riêng để xác định xung đồng hồ nào tác động đến thanh ghi nào.NMT - KTMT - V3.1 - Ch4 - Ns57 - 8/1/03 7 4.1. Thanh Ghi (tt) Hình bên là thanh ghi 4 bit có một ngõ nhập điều khiển nạp, hướng trực tiếp vào các cổng và vào các ngõ nhập D.NMT - KTMT - V3.1 - Ch4 - Ns57 - 8/1/03 8 4.1. Thanh Ghi (tt) Các ngõ nhập C nhận xung đồng hồ vào mọi lúc. Cổng đệm bảo đảm cường độ tín hiệu đến các mạch lật.NMT - KTMT - V3.1 - Ch4 - Ns57 - 8/1/03 9 4.1. Thanh Ghi (tt) Ngõ nhập nạp xác định hành động tại mỗi xung đồng hồ.NMT - KTMT - V3.1 - Ch4 - Ns57 - 8/1/03 10 4.1. Thanh Ghi (tt) Khi là 1, dữ liệu 1 tại 4 ngõ nhập được chuyển vào thanh ghi với chuyển tiếp dương kế của xung đồng hồ.NMT - KTMT - V3.1 - Ch4 - Ns57 - 8/1/03 11 4.1. Thanh Ghi (tt) Khi là 0, dữ 0 liệu nhập bị cấm và các ngõ vào D nối với ngõ xuất.NMT - KTMT - V3.1 - Ch4 - Ns57 - 8/1/03 12 4.2. Thanh Ghi Dịch Thanh ghi có khả năng dịch thông tin nhị phân theo một hoặc cả hai hướng. Thanh ghi dịch gồm một dãy mạch lật nối nhau, ngõ ra mạch lật này là ngõ vào mạch lật kia. Các mạch lật nhận chung xung đồng hồ để khởi động thao tác dịch.NMT - KTMT - V3.1 - Ch4 - Ns57 - 8/1/03 13 4.2. Thanh Ghi Dịch (tt) Hình dưới là thanh ghi dịch đơn giản nhất chỉ dùng mạch lật.NMT - KTMT - V3.1 - Ch4 - Ns57 - 8/1/03 14 4.2. Thanh Ghi Dịch (tt) Ngõ nhập dãy (serial input) cho dữ liệu đi vào khi dịch.NMT - KTMT - V3.1 - Ch4 - Ns57 - 8/1/03 15 4.2. Thanh Ghi Dịch (tt) Ngõ xuất dãy (serial output) là ngõ ra mạch lật cực phải.NMT - KTMT - V3.1 - Ch4 - Ns57 - 8/1/03 16 4.2. Thanh Ghi Dịch (tt) Đôi lúc cần điều khiển để thao tác dịch chỉ xảy ra tại một số x ...