kiến trúc máy tính Vũ Đức Lung phần 6

Tham khảo tài liệu kiến trúc máy tính vũ đức lung phần 6, công nghệ thông tin, hệ điều hành phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả
Nội dung trích xuất từ tài liệu:
kiến trúc máy tính Vũ Đức Lung phần 6Chương IV: M ch Logic s Chương IV: M ch Logic s tr này, và do ñó nhanh hơn. Sơ ñ b c ng ñ y ñ cho n bit như hình 4.18. XOR A Sum A B Sum Carry B 1 0 0 0 0 0 1 1 0 1 0 1 0 AND2 Carry 1 1 0 1 2 Hình 4.16. B n a c ng B n a c ng này ch cho phép ta tính t ng bit c c ph i c ahai t ñ u vào nhi u bit, nhưng không th c hi n ñư c cho v trí bít gi a t vì nó không x lý s mang t bên ph i sang v trí này,hay nói cách khác không c ng v i s nh trong phép cong thông Hình 4.17. B c ng ñ y ñthư ng. Như v y b n a c ng này không th áp d ng ñ thi t km t b c ng cho 2 s có nhi u bit, thay vào ñó, ph i càn t i bc ng ñ y ñ (full adderl).b) B c ng ñ y ñ (Full Adder) An-1 Bn-1 A1 B1 A0 B0 B ng chân tr và m ch cho b c ng 1 bit ñ y ñ trong hình4.17. B c ng ñ y ñ ñư c c u thành t hai b n a c ng. ð u ra Carry Carry Carry Carry CarrySum là 1 n u s l A, B, và Carry in b ng 1 . Carry out b ng 1 Full out1 Full Full inn-1 in1 out0 in0 = 0khi c A và B ñ u b ng 1(ñ u vào trái c a c ng OR) ho c ñúng Adder Adder Adderm t trong s chúng b ng 1 và bit Carry in cũng b ng 1 . Gi s ñ t o b c ng cho hai t A và B, m i t 16 b t, chvi c sao chép m ch trong hình 4.12 ñúng 16 l n. S nh t bít ñư c Sn Sn-1 S1 S0dùng làm s nh vào bit bên trái. S nh vào b t c c trái ñư c n i Hinh 4.18. B c ng n bitvào 0. Lo i b c ng này ñư c g i là b c ng s nh ripple (ripplecarry adder). Vì trong trư ng h p x u nh t, c ng 1 vào 1 1 1 ... 1 1 4.3.5. M ch gi i mã và mã hóa1 (nh phân), s nh ripple t bit c c ph i sang bit c c trái thì m i Khái ni m :c ng xong ñư c. Do ñó trong các trư ng h p như v y thì b c ng M ch mã hoá (ENCODER) là m ch có nhi m v bi n ñ inày s r t ch m và không hi u qu . Cũng có b c ng không có s nh ng ký hi u quen thu c v i con ngư i sang nh ng ký hi u không quen thu c con ngư i. M ch gi i mã (DECODER) là m ch làm 143 144Chương IV: M ch Logic s Chương IV: M ch Logic snhi m v ngư c l i m ch mã hóa, bi n ñ i nh ng ký hi u không Gi i thích b ng tr ng thái: Khi m t ngõ vào tr ng thái caoquen thu c v i con ngư i sang nh ng ký hi u quen thu c v i con (m c logic 1) và các ngõ vào còn l i th p (m c logic 0) thì ngõ rangư i. xu t hi n t mã tương ng. Ngõ vào nào tr ng thái cao thì tương ng v i con s ñó h th p phân, ví d ngõ vào 4 tr ng thái caoa) M ch mã hoá (Encoder) s tương ng v i s 4 ñư c ñưa vào ngõ nh p. C th là: khi ngõ Xét m ch mã hóa nh phân t 8 sang 3 (8 ngõ vào và 3 ngõ vào x0=1 và các ngõ vào còn l i b ng 0 thì t mã ngõ ra là 000,ra). Sơ ñ kh i c a m ch ñư c cho trên hình 4.19. khi ngõ vào x1=1 và các ngõ vào còn l i b ng 0 thì t mã nh phân ngõ ra là 001,… x0 A0 x1 ENCODER Phương trình logic t i gi n: A1 ...