Kỷ thuật vi xử lý - Chương 4: Tổ chức vào ra dữ liệu

NMI (Non-maskable interrupt)NMI=1 = thực hiện INT 2RESET1: khởi động lại hệ thống và thực hiện lệnh tại ô nhớ FFFF0HMN/MX1: chế độ min0: chế độ maxBHE/S7:0: cho phép truy cập byte cao dữ liệuTrạng thái S7 luôn bằng 1RD0: CPU đọc dữ liệu từ bộ nhớ hoặc thiết bị ngoại viCác chân ở chế độ minM/IO1: truy cập bộ nhớ0: truy cập thiết bị ngoại vi I/OWR0: dữ liệu hợp lệ tại bus dữ liệu để đưa ra bộ nhớ hoặc thiết bị ngoại vi...
Nội dung trích xuất từ tài liệu:
Kỷ thuật vi xử lý - Chương 4: Tổ chức vào ra dữ liệu 1 Nội dung môn học /Chapter41. Giới thiệu chung về hệ vi xử lý2. Bộ vi xử lý Intel 8088/80863. Lập trình hợp ngữ cho 80864. Tổ chức vào ra dữ liệu5. Ngắt và xử lý ngắt6. Truy cập bộ nhớ trực tiếp DMA7. Các bộ vi xử lý trên thực tế 2 Chương 4: Tổ chức vào ra dữ liệu /Chapter4• Các tín hiệu của 8086 và các mạch phụ trợ 8284, 8288• Ghép nối 8088 với bộ nhớ• Ghép nối 8086 với bộ nhớ• Ghép nối với thiết bị ngoại vi 3 Chương 4: Tổ chức vào ra dữ liệu /Chapter4• Các tín hiệu của 8086 và các mạch phụ trợ 8284, 8288  Các tín hiệu của 8086  Phân kênh và việc đệm cho các bus  Mạch tạo xung nhịp 8284 và mạch điều khiển bus 8288  Biểu đồ thời gian của các lệnh ghi/đọc• Ghép nối 8088 với bộ nhớ• Ghép nối 8086 với bộ nhớ• Ghép nối với thiết bị ngoại vi 4 Chương 4: Tổ chức vào ra dữ liệu /Chapter4• Các tín hiệu của 8086 và các mạch phụ trợ 8284, 8288  Các tín hiệu của 8086  Phân kênh và việc đệm cho các bus  Mạch tạo xung nhịp 8284 và mạch điều khiển bus 8288  Biểu đồ thời gian của các lệnh ghi/đọc• Ghép nối 8088 với bộ nhớ• Ghép nối 8086 với bộ nhớ• Ghép nối với thiết bị ngoại vi 5 Các chân tín hiệu của 8086 /Chapter4 M/IO (S2) 16 đường AD0-AD15 địa chỉ thấp/dữ liệu DT/R(S1) RD A16/S3Tín hiệu điềukhiển hệ thống WR (LOCK) A17/S4 DEN (S0) 4 đường A18/S5 bus C/ địa chỉ cao SS0 A19/S6 READY BHE/S7 NMI 8086 INTRTín hiệu điều khiển HOLD(RQ/GT0)CPU RESET MN/MX HLDA(RQ/GT1) Tín hiệu điều INTA(QS1) khiển bus TEST CLK ALE(QS0) đồng hồ Vcc và nguồn GND GND 6 Các chân tín hiệu của 8086 /Chapter4• AD0-AD15:  ALE =1: 16 chân địa chỉ cho bộ nhớ hoặc I/O  ALE=0: 16 đường dữ liệu• A19/S6-A16/S3  4 bit địa chỉ cao S4 S3  4 bit trạng thái: 0 0 ES  S6 luôn bằng 1 0 1 SS  S5: trạng thái của IF  S4, S3: bit trạng thái về thanh ghi đoạn 1 0 CS or No đang truy cập 1 1 DS• INTR: interrupt request  IF=1 và INTR=1=> cho phép ngắt• TEST  nếu =0, CPU ở trạng thái đợi và thực hiện lệnh NOP  =1, lệnh WAIT đợi đến khi TEST=0 7 Các chân tín hiệu của 8086 /Chapter4• NMI (Non-maskable interrupt)  NMI=1 => thực hiện INT 2• RESET  1: khởi động lại hệ thống và thực hiện lệnh tại ô nhớ FFFF0H• MN/MX  1: chế độ min  0: chế độ max• BHE/S7:  0: cho phép truy cập byte cao dữ liệu  Trạng thái S7 luôn bằng 1• RD  0: CPU đọc dữ liệu từ bộ nhớ hoặc thiết bị ngoại vi• Các chân ở chế độ min  M/IO  1: truy cập bộ nhớ  0: truy cập thiết bị ngoại vi I/O  WR  0: dữ liệu hợp lệ tại bus dữ liệu để đưa ra bộ nhớ hoặc thiết bị ngoại vi 8 Các chân tín hiệu của 8086 /Chapter4• Các chân ở chế độ min  INTA: interrupt acknowledge  0: khi INTR=1 và IF=1  ALE: address latch enable  DT/R: data transmit/receive  1: bus dữ liệu đang truyền dữ liệu đi  0: bus dữ liệu đang nhận dữ liệu  DEN: Data enable  0: kích hoạt đệm dữ liệu ngoài  HOLD  1: CPU tạm dừng hoạt động để nhường quyền điều khiển cho DMA, các bus được đặt ở trạng thái trở kháng cao  HLDA (Hold Acknowledge)  khi HOLD=1, HLDA=1 ...