Kỹ thuật vi xử lý - Chương số 5

GHÉP 8088 VỚI BỘ NHỚ VÀ TỔ CHỨC VÀO/RA DỮ LIỆU1. Giới thiệu các tín hiệu của 8088 và các mạch phụ trợ 8284, 8288 1.1. Các tín hiệu của 8088 Hình 5.1 thể hiện việc chia các tín hiệu của 8088 theo các nhóm để ta dễ nhận diện. Sơ đồ bố trí cụ thể các chân của vy xử lý 8088 được thể hiện trong hình 5.2. Sau đây ta sẽ thể hiện chức năng của từng tín hiệu tại các chán cụ thể. + ADO - AD7 [I;O : tín hiệu vào và ra] : Các...
Nội dung trích xuất từ tài liệu:
Kỹ thuật vi xử lý - Chương số 5 CHƯƠNG 5 GHÉP 8088 V ỚI BỘ NHỚ VÀ TỔ CH ỨC VÀ O/RA DỮ LIỆU 1. Giới thiệu các tín hiệu của 8088 và các mạch phụ trợ 8284, 8288 1.1. Các tín hiệu của 8088 H ình 5.1 thể hiện việc chia các tín hiệu của 8088 theo các nhóm để tadễ nhận diện. Sơ đồ bố trí cụ thể các chân của vy xử lý 8088 được thể hiện tronghình 5.2. Sau đây ta sẽ thể hiện chức năng của từng tín hiệu tại các chán cụ thể. + ADO - AD7 [I;O : tín hiệu vào và ra] : Các chân d ồn kênh cho cáctín hiệu phần thấp của bus dữ liệu và bus địa chỉ. Xung ALE sẽ báo cho mạnhngo ài biết khi nào trên các đường đó có tín hiệu d ữ liệu (ALE = 0) hoặc địa chỉ(ALE = 1). Các chân này ở trạng thái trở kháng cao khi P chấp nhận treo. + A8 - A15 [O] : Các bit phần cao của bus địa chỉ. Các chân này ởtrạng thái trở kháng cao khi P chấp nhận treo. + A16/S3, A17/S4, A18/S5, A19/S6 [O] : Các chân dồn kênh của địachỉ phần cao và trạng thái. Địa chỉ A16 - A19 sẽ có mặt tại các chân đó khi ALE= 1 còn khi AEL = 0 thì trên các chân đó có các tín hiệu trạng thái S3 - S6. Cácchân này ở trạng thái trở kháng cao khi P chấp nhận treo. IO/ M ( SI ) A/D0 Tờn hióỷu DT/R( S 2 ) A/D1 õióửu 8 õổồỡng khióứn RD A/D2 dọửn kónh hóỷ thọỳng cuớa bus WR ( LOCK ) A/D3 A/D phỏửn DEN ( SO ) A/D4 th ỏỳp Tờn hióỷu SSO A/D5 õióửu READY A/D6 khióứn HOLD ( RQ / GT 0 ) A/D7 bus HLDA ( RQ / GT1 ) A8 INTA (QS1) A9 8 õổồỡng cuớa Âióửu bus A khióứn ph ỏửn cao CPU 4 õổồỡng dọửn kónh Âọửng họử cuớa bus Vaỡ C/Acao nguọửn H ình 5.1. các tín hiệu của 8088 ở chế độ MIN và (MAX). Bảng 5.1. các bit trạng thái và việc truy nhập các thanh ghi đ oạn. S4 S3 Truy nhập đến 0 0 Đoạn dữ liệu phụ 0 1 Đoạn ngăn xếp Đoạn mã hoặc không đoạn 1 0 nào 1 1 Đoạn dữ liệu Bit S6 = 0 liên tục, bit S5 phản kánh giá trị bit IF của thanh ghi cờ. Haibit S3 và S4 phố i hợp với nhau để chỉ ra việc truy nhập các thanh ghi đo ạn (bảng5.1) + RD [O] : Xung cho phép đọc. Khi RD = 0 thì bus dữ liệu sẵn sàngnhận số liệu từi bộ nhớ ho ặc thiết bị ngoại vi. Chân RD ở trạng thái trở khángcao khi P chấp nhận treo. + READY [I] : Tín hiệu báo cho CPU biết tình trạng sẵn sàng c ủa thiếtbị ngo ại vi hay bộ nhớ. Khi READY = 1 thì CPU thực ghi/đọc mà không cầnchèn thêm các chu kỳ đợi. Ngược lại khi thiết bị ngoại vi hay bộ nhớ có tốc độhoạt động chậm, chú ng có thể đưa tín hiệu READY = 0 để b áo cho CPU biết màchờ chú ng. Lúc này CPU tuợ kéo dài thời gian thực hiện lệnh ghi/đọc bằng cáchchèn thêm các chu kỳ đợi. Chóỳ Chóỳ õọỹ õọỹ MIN MAX AND 1 40 Vcc A14 A15 2 39 A16/S3 A13 3 38 A16/S4 A12 4 37 P Intel 8088 Hình 5.2. Sơ đồ chân của CPU 8088. + INTR [I] : Tín hiệu yêu cầu ngắt che được. Khi có yêu cầu ngắt màcờ cho phép ngắt IF = 1 thì CPU kết thúc lệnh đang làm dở, sau đó nó đ i vàochu kỳ chấp nhận ...