Luận văn Thạc sĩ Kỹ thuật: Nghiên cứu và thiết kế bộ chuyển chuyển đổi Ethernet - E1 trên công nghệ FPGA

Mục tiêu của đề tài "Nghiên cứu và thiết kế bộ chuyển chuyển đổi Ethernet - E1 trên công nghệ FPGA" là thiết kế được một thiết bị biến đổi trung gian để các thiết bị đầu cuối với giao diện IP sử dụng được cơ sở hạ tầng mạng truyền dẫn E1 hiện có. Mời các bạn cùng tham khảo nội dung chi tiết.
Nội dung trích xuất từ tài liệu:
Luận văn Thạc sĩ Kỹ thuật: Nghiên cứu và thiết kế bộ chuyển chuyển đổi Ethernet - E1 trên công nghệ FPGA B GIÁO DC VÀ ÀO TO TRNG I HC BÁCH KHOA HÀ NI --------------------------------------- TRN C CHÍNHNGHIÊN CU VÀ THIT K B CHUYN I ETHERNET-E1 TRÊN CÔNG NGH FPGA Chuyên ngành : K thut Truyn thông LUN VN THC S K THUT K THUT TRUYN THÔNG NGI HNG DN KHOA HC TS. Phm Thành Công Hà Ni – 2014 MC LCLI CAM OAN .................................................................................................... 3DANH MC CÁC KÝ HIU, CÁC CH VIT TT ............................................ 4DANH MC BNG BIU ..................................................................................... 5DANH MC CÁC HÌNH V,  TH .................................................................. 6M U ................................................................................................................ 8Chng 1 TNG QUAN ....................................................................................... 10 1.1 Tng quan v k thut Ethernet – over – PDH (EoPDH) ........................ 10 1.1.1 Cu trúc khung Ethernet ......................................................................... 10 1.1.2 Cu trúc khung E1 .................................................................................. 12 1.1.3 Cu trúc khung GFP ............................................................................... 15 1.1.4 K thut Frame encapsulation ................................................................ 16 1.1.5 K thut Mapping .................................................................................. 18 1.2 Lí do la chn công ngh FPGA .................................................................. 19Chng 2 THIT K B CHUYN I ETHERNET – E1 TRÊN CÔNGNGH FPGA ........................................................................................................ 21 2.1 Thit k b chuyn i Ethernet – E1 trên FPGA ......................................... 21 2.2 Khi thu phát Ethernet (PHY Ethernet) ........................................................ 22 2.3 Khi kh i t!o (Initmodule) ........................................................................... 23 2.4. Khi Txmodule ........................................................................................... 25 2.4.1. Khi nl_frame ....................................................................................... 25 2.4.3. Khi Write Control Signals genetator ................................................... 30 2.4.4. Khi GFP Header và Ethernet Signals mapper ...................................... 34 2.4.5. Khi Read Control Signals genetator ..................................................... 37 2.4.6. Khi E1_frame ...................................................................................... 39 2.5. Khi giao tip lung E1 (LIU) ..................................................................... 41 2.6. Khi Rxmodule ........................................................................................... 41 1 2.6.1. Khôi ph#c d$ liu và %nh th&i .............................................................. 41 2.6.2.Khi E1_deframe ................................................................................... 45 2.6.3.Khi Gfp_deframe ................................................................................. 47 2.6.4.Khi ng b khung GFP ....................................................................... 48 2.6.5.Khi t!o tín hiu iu khin ghi RAM .................................................... 49 2.6.6.Khi t!o tín hiu iu khin c RAM và óng khung Ethernet ............. 49 2.6.7.Khi chuyn i d$ liu 8 bít thành chun MII ...................................... 51 2.7. Kt qu( mô ph)ng h thng ......................................................................... 52Chng 3 KT QU VÀ ÁNH GIÁ .................................................................. 54 3.1 S  khi và thit k ph*n c+ng .................................................................. 54 3.1.1 S  khi .............................................................................................. 54 3.1.2 S  nguyên lý ..................................................................................... 55 3.2 Kt qu( th, nghim trên m!ch hoàn ch-nh .................................................... 60 3.2.1 Mô hình th, nghim thc ...