Lý thuyết lập trình cơ bản - Chương 4: Lập trình cho cổng vào _ ra I/O

Mô tả chân của 8051. Mặc dù các thành viên của họ 8051 (ví dụ 8751, 89C51, DS5000) đều có các kiểu đóng vỏ khác nhau, chẳng hạn như hai hàng chân DIP (Dual In-Line Pakage) dạng vỏ dẹt vuông QFP (Quad Flat Pakage) và dạng chíp không có chân đỡ LLC (Leadless Chip Carrier) thì chúng đều có 40 chân cho các chức năng khác nhau như vào ra I/0, đọc RD , ghi WR , địa chỉ, dữ liệu và ngắt.
Nội dung trích xuất từ tài liệu:
Lý thuyết lập trình cơ bản - Chương 4: Lập trình cho cổng vào _ ra I/O CHƯƠNG 4 Lập trình cho cổng vào - ra I/04.1 Mô tả chân của 8051. Mặc dù các thành viên của họ 8051 (ví dụ 8751, 89C51, DS5000) đều có cáckiểu đóng vỏ khác nhau, chẳng hạn như hai hàng chân DIP (Dual In-Line Pakage)dạng vỏ dẹt vuông QFP (Quad Flat Pakage) và dạng chíp không có chân đỡ LLC(Leadless Chip Carrier) thì chúng đều có 40 chân cho các chức năng khác nhau nhưvào ra I/0, đọc RD , ghi WR , địa chỉ, dữ liệu và ngắt. Cần phải lưu ý rằng một sốhãng cung cấp một phiên bản 8051 có 20 chân với số cổng vào-ra ít hơn cho các ứngdụng yêu cầu thấp hơn. Tuy nhiên, vì hầu hết các nhà phát triển chính sử dụng chípđóng vỏ 40 chân với hai hàng chân DIP nên ta chỉ tập chung mô tả phiên bản này. P1.0 1 40 Vc P1.1 2 39 P0.0 P1.2 3 38 P0.1 P1.3 4 37 P0.2 P1.4 5 36 P0.3 P1.5 6 35 P0.4 P1.6 7 34 P0.5 P1.7 8 8051 33 P0.6 RST 9 32 P0.6 (RXD) 10 (8031) 31 EA/CP (TXD) 11 30 ALE/PRO (NT0) 12 29 PSEN (NT1) 13 28 P2.7 (T0) 14 27 P2.6 (T1) 15 26 P2.5 (WR) 16 25 P2.4(A12 (RD) 17 24 P2.3 XTAL 18 23 P2.2 XTAL1 19 22 P2.1 (A9) GND 20 21 P2.0 (AB) Hình 4.1: Sơ đồ bố trí chân của 8051. Trên hình 4.1 là sơ đồ bố trí chân của 8051. Ta thấy rằng trong 40 chân thì có32 chân dành cho các cổng P0, P1, P2 và P3 với mỗi cổng có 8 chân. Các chân cònlại được dành cho nguồn VCC, đất GND, các chângiao động XTAL1 và XTAL2 táilập RST cho phép chốt địa chỉ ALE truy cập được địa chỉ ngoài EA , cho phép cấtchương trình PSEN . Trong 8 chân này thì 6 chân VCC , GND, XTAL1, XTAL2,RST và EA được các họ 8031 và 8051 sử dụng. Hay nói cách khác là chúng phảiđược nối để cho hệ thống làm việc mà không cần biết bộ vi điều khiển thuộc họ8051 hay 8031. Còn hai chân khác là PSEN và ALE được sử dụng chủ yếu trongcác hệ thống dựa trên 8031. 1. Chân VCC: Chân số 40 là VCC cấp điện áp nguồn cho chíp. Nguồn điện áp là +5V. 2. Chân GND: Chân GND: Chân số 20 là GND. 3. Chân XTAL1 và XTAL2: 8051 có một bộ giao động trên chíp nhưng nó yêu cầu có một xung đồng hồngoài để chạy nó. Bộ giao động thạch anh thường xuyên nhất được nối tới các chânđầu vào XTAL1 (chân 19) và XTAL2 (chân 18). Bộ giao động thạch anh được nốitới XTAL1 và XTAL2 cũng cần hai tụ điện giá trị 30pF. Một phía của tụ điện đượcnối xuống đất như được trình bày trên hình 4.2a. Cần phải lưu ý rằng có nhiều tốc độ khác nhau của họ 8051. Tốc độ được coinhư là tần số cực đại của bộ giao động được nối tới chân XTAL. Ví dụ, một chíp12MHz hoặc thấp hơn. Tương tự như vậy thì một bộ vi điều khiển cũng yêu cầu mộttinh thể có tần số không lớn hơn 20MHz. Khi 8051 được nối tới một bộ giao độngtinh thể thạch anh và cấp nguồn thì ta có thể quan sát tần số trên chân XTAL2 bằngmáy hiện sóng. Nếu ta quyết định sử dụng một nguồn tần số khác bộ giao độngthạch anh chẳng hạn như là bộ giao động TTL thì nó sẽ được nối tới chân XTAL1,còn chân XTAL2 thì để hở không nối như hình 4.2b. C2 XTAL2 XTAL2 NC C1 EXTERRNA XTAL1 L XTAL1 30pF OSCILLATA GND GND Hình 4.2: a) Nối XTAL tới 8051 b) Nối XTAL tới nguồn đồng bộ ngoài. 4. Chân RST. Chân số 9 là chân tái lập RESET. Nó là một đầu vào và có mức tích cực cao(bình thường ở mức thấp). Khi cấp xung cao tới chân này thì bộ vi điều khiển sẽ táilập và kết thúc mọi hoạt động. Điều này thường được coi như là sự tái bật nguồn.Khi kích hoạt tái bật nguồn sẽ làm mất mọi giá trị trên các thanh ghi. Bảng 4.1 cungcấp một cách liệt kê các thanh ghi của 8051 và các giá trị của chúng sau khi tái bậtnguồn. Bảng 4.1: Giá trị một số thanh ghi sau RESET. Register Reset Value PC 0000 ACC ...