Nghiên cứu các phương pháp đồng bộ trong máy thu điều chế số trên công nghệ FPGA

Bài báo trình bày các phương pháp đồng bộ trong máy thu điều chế số và ứng dụng trên công nghệ FPGA. Trong đó, tập trung vào đồng bộ sóng mang và đồng bộ xung đồng hồ trong máy thu điều chế số, vị trí và các phương pháp thực hiện. Kết quả đạt được là xây dựng được các mạch điều chế và giải điều chế số, đồng bộ sóng mang và đồng bộ xung đồng hồ trên nền phần mềm và phần cứng FPGA với tín hiệu BPSK, QPSK, 16-QAM, khảo sát ảnh hưởng của các tham số tới chất lượng của mạch đồng bộ sóng mang và đồng bộ xung đồng hồ qua đường cong xác suất lỗi bit (BER).
Nội dung trích xuất từ tài liệu:
Nghiên cứu các phương pháp đồng bộ trong máy thu điều chế số trên công nghệ FPGA Kü thuËt ®iÖn tö & Khoa häc m¸y tÝnh NGHI£N CøU C¸C PH¦¥NG PH¸P §ång bé trong m¸y thu ®iÒu chÕ sè trªn c«ng nghÖ FPGA L£ H¶I NAM, NGUYÔN H÷U THä Tãm t¾t: Bµi b¸o tr×nh bµy c¸c ph­¬ng ph¸p ®ång bé trong m¸y thu ®iÒu chÕ sè vµ øng dông trªn c«ng nghÖ FPGA. Trong ®ã, tËp trung vµo ®ång bé sãng mang vµ ®ång bé xung ®ång hå trong m¸y thu ®iÒu chÕ sè, vÞ trÝ vµ c¸c ph­¬ng ph¸p thùc hiÖn. KÕt qu¶ ®¹t ®­îc lµ x©y dùng ®­îc c¸c m¹ch ®iÒu chÕ vµ gi¶i ®iÒu chÕ sè, ®ång bé sãng mang vµ ®ång bé xung ®ång hå trªn nÒn phÇn mÒm vµ phÇn cøng FPGA víi tÝn hiÖu BPSK, QPSK, 16-QAM, kh¶o s¸t ¶nh h­ëng cña c¸c tham sè tíi chÊt l­îng cña m¹ch ®ång bé sãng mang vµ ®ång bé xung ®ång hå qua ®­êng cong x¸c suÊt lçi bit (BER). Tõ khãa: SDR, FPGA, BPSK, QPSK, 16-QAM, §ång bé sãng mang, §ång bé xung ®ång hå. 1. §ÆT VÊN §Ò Trong c¸c hệ thống th«ng tin kh«ng d©y do m¸y thu và m¸y ph¸t được dïng ở những vị trÝ độc lập nhau, kết hợp với sự kh«ng đồng nhất của kªnh v« tuyến và ảnh hưởng của hiệu ứng Dopler do sù di chuyển của thiết bị làm cho tÝn hiệu ph¸t thay đổi, trong khi đã, c¸c mạch lọc thu và ph¸t được thiết kế cố định nªn sẽ dẫn đến tÝn hiệu thu kh«ng phối hợp hoàn toàn với mạch lọc, g©y nªn sự thay đổi của miền quyết định. Điều này là đặc biệt nghiªm trọng với m¸y thu kết hợp. V× vậy, c¸c m¸y thu kết hợp yªu cầu tÝn hiệu tham chiếu tại m¸y thu phải được đồng bộ về pha và tần số với tÝn hiệu thu được. Mặt kh¸c, bªn thu kh«ng thể biết chÝnh x¸c được tÝn hiệu mà ta cần thu khi nào đến, do vậy điều quan trọng ta cần phải x¸c định được là: tần số lấy mẫu là bao nhiªu và lấy mẫu ở đ©u trong chu kỳ của symbol đã để cã kết quả chÝnh x¸c nhất. V× vậy, mạch kh«i phục xung đồng hồ được thực hiện để điều chỉnh tần số lấy mẫu và pha lấy mẫu để đảm bảo m¸y thu sẽ quyết định chÝnh x¸c nhất symbol nào đ· được ph¸t đi ở bªn ph¸t. ChÝnh v× vËy, ®ång bé trong m¸y thu ®iÒu chÕ sè lµ mét vÊn ®Ò hÕt søc quan träng, ®ãng vai trß then chèt trong viÖc quyÕt ®Þnh thu ®óng hoÆc sai tÝn hiÖu cña m¸y thu sè. C¸c m¹ch thùc hiÖn chøc n¨ng ®ång bé ®Æc tr­ng cho møc ®é phøc t¹p cña thiÕt bÞ v× vËy nã ¶nh h­ëng lín tíi gi¸ thµnh cña m¸y thu sè. Ngay tõ khi m¸y thu ®iÒu chÕ sè ra ®êi th× c¸c nhµ khoa häc ®· tËp trung vµo nghiªn cøu c¸c ph­¬ng ph¸p ®ång bé sãng mang vµ ®ång bé xung ®ång hå. §Õn nay, viÖc nghiªn cøu lý thuyÕt víi vÊn ®Ò nµy ®· c¬ b¶n hoµn thiÖn, trong khi ®ã víi sù ra ®êi cña c«ng nghÖ FPGA - lµ c¬ së ®Ó x©y dùng c¸c m¸y thu ph¸t v« tuyÕn cÊu h×nh mÒn (SDR) th× mäi nghiªn cøu b©y giê tËp trung vµo c¸c gi¶i ph¸p thùc hiÖn chóng trªn phÇn cøng FPGA. Víi mçi c«ng ty, mçi h·ng kh¸c nhau sÏ cã nh÷ng gi¶i ph¸p thùc hiÖn kh¸c nhau, tuy nhiªn c¸c gi¶i ph¸p nµy kh«ng ®­îc c«ng bè réng r·i. C«ng tr×nh nghiªn cøu [4] tr×nh bµy vÒ kh«i phôc sãng mang vµ kh«i phôc xung ®ång hå sö dông FPGA trong v« tuyÕn cÊu h×nh mÒm nh­ng m« h×nh ®­a ra l¹i trªn Matlab-Simulink, viÖc tr×nh bµy vÒ kh«i phôc xung ®ång hå vµ thùc hiÖn trªn FPGA rÊt s¬ sµi, kh«ng cã gi¶i ph¸p thùc hiÖn cô thÓ. C«ng tr×nh nghiªn cøu [3] tr×nh bµy kü h¬n vÒ thùc hiÖn ®ång bé sãng mang trªn FPGA cho tÝn hiÖu ®iÒu chÕ 16-QAM nh­ng kh«ng tr×nh bµy vÒ viÖc thùc hiÖn ®ång bé xung ®ång hå. C«ng tr×nh nghiªn cøu [5] chØ tr×nh bµy vÒ x©y dùng m¸y thu, m¸y ph¸t 16-QAM trªn FPGA mét c¸ch tæng qu¸t. H¬n n÷a c¸c nghiªn cøu nµy ch­a ®Ò cËp vµ ®¸nh gi¸ vÒ tØ lÖ lçi bit ë ®Çu ra m¸y thu. ChÝnh v× vËy, bµi b¸o tËp trung vµo nghiªn cøu c¸c ph­¬ng ph¸p ®ång bé sãng mang, ®ång bé xung ®ång hå vµ x©y dùng c¸c m¹ch ®iÒu chÕ, gi¶i ®iÒu chÕ cho tÝn hiÖu BPSK, QPSK, 16-QAM trªn FPGA, kh¶o s¸t ¶nh h­ëng cña c¸c tham sè tíi chÊt l­îng cña c¸c m¹ch kh«i phôc sãng mang vµ kh«i phôc xung ®ång hå qua ®­êng cong x¸c suÊt lçi bit, qua ®ã b­íc ®Çu lµm chñ vÒ mÆt c«ng nghÖ trong thiÕt kÕ 62 L.H.Nam, N.H.Thä, “Nghiªn cøu c¸c ph­¬ng ph¸p… c«ng nghÖ FPGA.” Nghiªn cøu khoa häc c«ng nghÖ c¸c m¸y thu ph¸t v« tuyÕn cÊu h×nh mÒm, lµm tiÒn ®Ò vµ c¬ së cho c¸c nghiªn cøu tiÕp theo ®Ó x©y dùng m¸y thu ph¸t v« tuyÕn cÊu h×nh mÒm trªn nÒn c«ng nghÖ FPGA. 2. §ång bé sãng mang vµ ®ång bé xung ®ång hå trong m¸y thu ®iÒu chÕ sè VÞ trÝ cña m¹ch ®ång bé sãng mang vµ ®ång bé xung ®ång hå trong m¸y thu ®iÒu chÕ sè ®­îc thÓ hiÖn trªn h×nh 1. H×nh 1. VÞ trÝ m¹ch kh«i phôc sãng mang vµ kh«i phôc xung ®ång hå trong m¸y thu sè. Tõ h×nh 1,ta thấy rằng tÝn hiệu thu được t¹i m¸y thu đầu tiªn được giải điều chế phối hợp khi nh©n nã với tÝn hiệu tạo ra từ bộ kh«i phục sãng mang và được lọc th«ng thấp để kh«i phục c¸c tÝn hiệu băng gốc trªn c¸c kªnh đồng pha và vu«ng pha. Bước tiếp theo cần thực hiện là lấy mẫu c¸c tÝn hiệu bản tin với tốc độ symbol và quyết định symbol nào đ· được nhËn. 2.1. §ång bé sãng mang §ång bé sãng mang ®­îc gi¶i quyÕt b»ng mét bé PLL ®Ó t¹o ra mét sãng h×nh sin khãa pha víi tÝn hiÖu h×nh sin bªn ngoµi kh«ng biÕt tr­íc vÒ tÇn sè vµ pha. C¸c thµnh phÇn c¬ b¶n cña PLL gåm mét bé t¸ch sãng pha, mét bé läc vßng vµ mét bé t¹o dao ®éng ®iÒu khiÓn sè nh­ chØ ra trªn h×nh 2. Sai pha  (t ) §Çu ra läc vßng Bé läc Bé läc  loop (t ) TÝn hiÖu thu th«ng d¶i vßng ®­îc x(t) TÝn hiÖu néi t¹i y(t) NCO H×nh 2. C¸c thµnh phÇn c¬ b¶n cña bé PLL. Nguyªn lý lµm viÖc cña PLL nh­ sau: - TÝn hiÖu x(t) lµ mét tÝn hiÖu h×nh sin ë bªn ngoµi m¸y thu: ( )= ( ) víi ( ) = + , nh­ vËy x(t) cã tÇn sè vµ pha . - PLL t¹o ra mét h×nh néi t¹i y(t), ( ) = ( ( )) víi ( )= + . - NhiÖm vô cña PLL lµ ®iÒu chØnh ( ) sao cho = vµ ...