Quá trình vận dụng hệ thống biến đổi nguồn trong xử lý hệ thống hạ tầng băng thông p2

Comparateur Vref Reference Clock SAR Digital output Hình 2.8 ADC xấp xỉ liên tiếp Phương pháp này được dùng trong kỹ thuật biến đổi AD tốc độ cao – trung bình. Nó cũng dùng một bộ DAC bên trong để tạo ra một điện áp bằng mức vào và của tín hiệu sau đúng bằng n chu kỳ xung Clock cho trường hợp ADC n bit. Phương pháp này cho phép rút ngắn Tc rất nhiều và không phụ thuộc vào tín hiệu vào Vi.
Nội dung trích xuất từ tài liệu:
Quá trình vận dụng hệ thống biến đổi nguồn trong xử lý hệ thống hạ tầng băng thông p2 Ñoä chính xaùc cuûa phöông phaùp naøy phuï thuoäc vaøo ñoä tuyeán tính cuûa tín hieäu queùt (sai soá ñoä doác caøng nhoû, ñoä chính xaùc caøng cao), tín hieäu phuï thuoäc vaøo taàn soá cuûa töøng xung. Phöông phaùp naøy coù toác ñoä hoaït ñoäng cao hôn caùc phöông phaùp ban ñaàu, vaø ñoä chính xaùc cuõng cao hôn do khoâng caàn söû duïng boä bieán ñoåi DA. 4 – ADC xaáp xæ lieân tieáp: Analog Input Vi Comparateur Vref Reference Clock SAR DAC Digital output Hình 2.8 ADC xaáp xæ lieân tieáp Phöông phaùp naøy ñöôïc duøng trong kyõ thuaät bieán ñoåi AD toác ñoä cao – trung bình. Noù cuõng duøng moät boä DAC beân trong ñeå taïo ra moät ñieän aùp baèng möùc vaøo vaø cuûa tín hieäu sau ñuùng baèng n chu kyø xung Clock cho tröôøng hôïp ADC n bit. Phöông phaùp naøy cho pheùp ruùt ngaén Tc raát nhieàu vaø khoâng phuï thuoäc vaøo tín hieäu vaøo Vi. Kyõ thuaät naøy phuï thuoäc vaøo söï xaáp xæ tín hieäu vaøo vôùi maõ nhò phaân, sau ñoù thay ñoåi caùc bit trong maõ naøy moät caùch lieân tieáp cho ñeán khi ñaït ñöôïc maõ gaàn ñuùng nhaát. Taïi moãi böôùc cuûa quaù trình naøy, giaù trò xaáp xæ cuûa maõ nhò phaân thu ñöôïc seõ ñöôïc löu vaøo SAR (Successive Approximate Register). Vieäc bieán ñoåi luoân ñöôïc baét ñaàu taïi MSB (Most Significant Bit) cuûa SAR khi ñoù ñöôïc baät leân. Boä so saùnh seõ so saùnh ñaàu ra cuûa ADC vôùi Vi vaø ra leänh cho boä ñieàu khieån ngaét MSB neáu nhö giaù trò ban ñaàu naøy vöôït quaù ñaàu vaøo AD. Trong chu kyø xung Clock keá tieáp, MSB laïi ñöôïc phaùt trôû laïi. Moät laàn nöõa boä so saùnh seõ quyeát ñònh laáy hay boû MSB naøy. Söï bieán ñoåi naøy seõ tieán daàn ñeán söï ñuùng nhaát so vôùi tín hieäu vaøo xuaát döõ lieäu naøy ra. DAC output 100 MSB LSB SAR output 1 10 Hình 2.9 Ñoà thò daïng soùng cuûa maïch 111 111 110 110 101 101 100 100 010 011 011 010 011 001 000 Hình 2.10 Sô ñoà thay ñoåi möùc logic 5 – ADC tích phaân hai ñoä doác: Kyõ thuaät naøy thaáy roõ treân sô ñoà khoái. Ta thaáy ñieän aùp vaøo ñöôïc tích phaân trong khoaûng thôøi gian t1, ñuùng baèng luùc boä ñeám ñeám heát. Taïi cuoái t1, boä ñeám seõ reset vaø boä tích phaân chuyeån qua möùc tham chieáu aâm, ñaàu ra cuûa boä tích phaân seõ giaûm tuyeán tính veà zero taïi ñoù boä ñeám ngöng ñeám vaø ñöôïc reset. Ñieän tích naïp tuï trong khoaûng thôøi gian t gaàn baèng ñieän tích xaû trong khoaûng thôøi gian t2: t1 x V1 = t2 x V2  t2 = V1 = x t1 V2 Tæ soá x cuõng chính laø tæ soá maø maõ nhò phaân cuûa boä ñeám lôùn nhaát  giaù trò ñeám ñöôïc vaøo cuoái t2 cuõng laø giaù trò xuaát ra. Kyõ thuaät naøy coù moät soá öu ñieåm, nhaát laø chaát löôïng khöû oàn. Tín hieäu vaøo ñöôïc tích phaân qua moät chu kyø, do ñoù baát kyø möùc oàn naøo cuõng coù taàn soá laø boäi soá cuûa 1/t1 ñeàu bò loaïi. Analog reference + Vr - -+ Vi Clock Control logic Coute Digital Output Hình 2.11 Sô ñoà khoái ADC tích phaân hai ñoä doác Chuù yù raèng, taàn soá xung Clock khoâng aûnh höôûng gì ñeán ñoä phaân giaûi. Ñoä phaân giaûi cuûa kyõ thuaät naøy chæ bò giôùi haïn bôûi chaát löôïng maïch vaø khoâng phuï thuoäc vaøo ñoä phi tuyeán cuûa boä AD: Do ñoù ñaàu ra cuûa boä tích phaân coù theå nhaûy caáp töï do maø khoâng sôï phaùt sinh maõ loãi ôû ñaàu ra. Vì vaäy maø ñoä phaân giaûi toát raát deã ñaït ñöôïc vaø coù theå thay ñoåi baèng caùch chænh kích thöôùc cuûa voøng ñeám vaø taàn soá xung Clock. Taàn soá thaáp laø nhöôïc ñieåm duy nhaát cuûa phöông phaùp. Phöông phaùp naøy thöôøng ñöôïc duøng cho caùc ñoàng hoà hieän soá, maùy ño ña naêng chæ thò soá, caûm bieán nhieät ñoä vaø nhöõng öùng duïng coù yeâu caàu khoâng cao veà taàn soá laáy maãu. 6 – ADC duøng bieán ñoåi V – F (ñieän aùp – taàn soá): VFC Boä phaùt Boä thu Ñònh thôøi Ñeám Digital output Hình 2.13 Sô ñoà khoái boä bieán ñoåi AD daïng VF Hình treân cho thaáy kyõ thuaät naøy trong boä bieán ñoåi AD. AÙp vaøo Analog ñöôïc moät boä VF chính xaùc bieán thaønh moät daõy xung coù taàn soá tæ leä vôùi aùp vaøo. Moät boä ñeám seõ ñeám soá xung naøy trong moät khoaõng thôøi gian nhaát ñònh roài xuaát soá ñeám cho boä AD. Gioáng kyõ thuaät tích phaân ñoä doác keùp, kyõ thuaät naøy coù taàn soá thaáp nhöng khöû nhieãu toát. Neáu thôøi gian Tc thaáp ôû möùc coù theå chaáp nhaän ñöôïc thì phöông phaùp VF cho pheùp ñaït ñöôïc ñoä phaân giaûi cao vôùi tín hieäu thay ñoåi chaäm vôùi giaù thaønh haï. Öu ñieåm cuûa phöông phaùp naøy laø coù khaû naêng ñieàu khieån töø xa trong moâi tröôøng oàn. Coù theå laøm moät boä VF nhö mo ...