Sách hướng dẫn học tập Điện tử tương tự: Phần 2 - Trường ĐH Thủ Dầu Một

Tiếp nội dung phần 1, Sách hướng dẫn học tập Điện tử tương tự phần 2 cung cấp cho người học những kiến thức như: transistor trường; khuếch đại thuật toán; các mạch tạo dao động; nguồn điện. Mời các bạn cùng tham khảo!
Nội dung trích xuất từ tài liệu:
Sách hướng dẫn học tập Điện tử tương tự: Phần 2 - Trường ĐH Thủ Dầu Một Sách hướng dẫn học tập Điện tử tương tự Chương 4: TRANSISTOR TRƯỜNG MỤC TIÊU CỦA CHƯƠNG Trong chương này, chúng ta tìm hiểu Transistor đơn cực: Phân loại, phân cực, cácchế độ làm việc của FET. Ngoài ra, cách viết phương trình đường tải tĩnh (Đường tảiDC) cũng được trình bày trong chương này.Chương này cũng so sánh giữa BJT và FET và ứng dụng của FET trong việc khuếch đạitín hiệu AC.4.1. TRANSISTOR TRƯỜNG – JFET4.1.1. Cấu tạo JFET(JUNCTION FIELD EFFECT TRANSISTOR) là linh kiện bán dẫn 3 cực có cấu trúc và ký hiệu của JFET kênh N và JFET kênh P như hình 4-1. Máng - Drain(D) Máng - Drain(D) Kênh P Kênh N P N P N P N Cổng - Gate (G) Cổng - Gate (G) Vùng nghèo Vùng nghèo Nguồn - Source(S) Nguồn - Source(S) D D G I G ID VGS VGS S S Hình 4-1 Cấu trúc và ký hiệu của JFET kênh N và JFET kênh P. 117 Sách hướng dẫn học tập Điện tử tương tự4.1.2. Hoạt động Do có 2 loại JFET nên để giải thích nguyên tắc hoạt động cơ bản của transistor trường ta dùng JFET kênh N. Thành phần chủ yếu trong cấu trúc là lớp bán dẫn N hình thành một kênh dẫn nằm chính giữa 2 lớp bán dẫn loại P. Đỉnh trên của kênh bán dẫn N được nối với điện cực và đưa ra ngoài tạo thành một cực là D (Drain: cực máng), phía bên dưới tạo thành một cực là S (Source: cực nguồn). Hai lớp bán dẫn loại P được nối chung với nhau tạo thành một cực là G (Gate: cực cổng).4.1.2.1. Trường hợp VGS = 0, VDS có giá trị dương + ID D Kênh N e + Pp p VDD G e VDS e e VGS = 0V IS _ S Hình 4-2 Hoạt động của FET khi VGS=0 Ngay khi có điện áp VDD = VDS, các điện tử sẽ di chuyển từ cực nguồn S đến cực máng D, thiết lập nên dòng điện ID với chiều được xác định như hình 4-2. Dòng điện chạy vào cực D cũng chính là dòng điện chạy ra khỏi cực S, kết quả được ID = IS. Ta thấy rằng vùng nghèo rộng ra ở gần đỉnh của 2 lớp bán dẫn P do tiếp giáp PN bị phân cực ngược suốt cả chiều dài của kênh và kết qủa dòng điện IG = 0. Khi điện áp VDS tăng từ 0 Volt đến vài Volt, dòng điện sẽ tăng và xác định theo định luật Ohm và kết quả vẽ được dòng điện ID theo VDS như hình 4-3. 118Sách hướng dẫn học tập Điện tử tương tự Hình 4-3 Quan hệ dòng điện với điện áp Khi VDS tăng và đạt đến giá trị VP, các vùng nghèo trong hình 4-4 sẽ rộng ralàm giảm độ rộng của của kênh dẫn. Việc giảm kênh dẫn làm cho điện trở kênh tăng. Hình 4-4 Quan hệ dòng điện với điện áp khi điện áp tăng Nếu VDS tăng đến giá trị Vp làm 2 vùng nghèo đụng vào nhau – điểm đụng nhaunày gọi là điểm thắt kênh (Pinch off). Giá trị điện áp VDS thiết lập nên điểm thắt gọilà điện áp thắt ký hiệu là VP . Khi VDS tăng vượt qua một giá trị của VP, điểm thắt sẽ dài ra nhưng dòng ID vẫnkhông đổi. Do đó có thể nói khi điện áp VDS > VP thì JFET có đặc tính như một nguồndòng. Hình 4-5 trình bày một nguồn dòng cố định ID = IDSS nhưng điện áp VDS đượcxác định bởi điện áp tải cung cấ ...