![Phân tích tư tưởng của nhân dân qua đoạn thơ: Những người vợ nhớ chồng… Những cuộc đời đã hóa sông núi ta trong Đất nước của Nguyễn Khoa Điềm](https://timtailieu.net/upload/document/136415/phan-tich-tu-tuong-cua-nhan-dan-qua-doan-tho-039-039-nhung-nguoi-vo-nho-chong-nhung-cuoc-doi-da-hoa-song-nui-ta-039-039-trong-dat-nuoc-cua-nguyen-khoa-136415.jpg)
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII)
Số trang: 230
Loại file: pdf
Dung lượng: 2.27 MB
Lượt xem: 16
Lượt tải: 0
Xem trước 10 trang đầu tiên của tài liệu này:
Thông tin tài liệu:
Tham khảo sách thiết kế hệ thống xử lý ảnh video trên fpga (cycloneii), kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả
Nội dung trích xuất từ tài liệu:
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII)Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII) Chương 1: CAÁU TRUÙC TOÅNG QUAÙT CUÛA FPGAI. Caáu truùc chung 1. Caùc logic block Caáu truùc vaø noäi dung cuûa logic block ñöôïc goïi laø kieán truùccuûa noù. Kieán truùc cuûa logic block coù theå ñöôïc thieát keá theonhieàu caùch khaùc nhau. Moät soá logic block coù theå chæ ñôn giaûn laøcaùc coång AND hai ngoõ nhaäp. Caùc logic block khaùc coù caáu truùcphöùc taïp hôn nhö caùc multiplexer hay caùc baûng doø tìm (look-uptable). Trong moät soá loaïi FPGA, caùc logic block coù theå coù caáutruùc hoaøn toaøn gioáng PAL. Haàu heát caùc logic block chöùa moät soáloaïi flip-flop ñeå hoã trôï cho vieäc thöïc hieän caùc maïch tuaàn töï. 2. Khoái I/O (IOB) Moãi chaân I/O cuûa linh kieän XC4000 coù moät IOB laäp trìnhñöôïc vôùi caùc buffer töông thích vôùi caùc möùc tín hieäu cuûa TTL vaøCMOS. Noù ñöôïc söû duïng nhö moät loái ra, loái vaøo hoaëc port 2chieàu. Moät IOB ñöôïc ñònh caáu hình nhö moät loái vaøo coù theå coù loáivaøo tröïc tieáp, choát. Vôùi vieäc ñònh caáu hình moät loái ra, IOB coù loáira tröïc tieáp. Loái ra boä ñeäm cuûa IOB coù boä ñieàu khieån skew vaøslew. Caùc thanh ghi coù giaù trò ñoái vôùi ñöôøng daãn loái vaøo loái racuûa moät IOB ñöôïc truyeàn caùc xung ñaûo rieâng bieät. Coù moät set vaøreset toaøn cuïc. 3. Caùc nguoàn keát noái Caáu truùc vaø noäi dung cuûa caùc nguoàn keát noái trong FPGAñöôïc goïi laø kieán truùc routing (routing architecture). Kieán truùcrouting goàm caùc ñoaïn daây noái vaø caùc chuyeån maïch laäp trìnhñöôïc. Caùc chuyeån maïch laäp trình ñöôïc coù theå coù nhieàu caáu taïokhaùc nhau nhö: pass-transistor ñöôïc ñieàu khieån bôûi cell RAM,caùc caàu chì nghòch (anti-fuse), EPROM transistor vaø EEPROMtransistor. Gioáng nhö logic block, coù nhieàu caùch khaùc nhau ñeåthieát keá caùc kieán truùc routing. Moät soá FPGA cung caáp nhieàu keátnoái ñôn giaûn giöõa caùc logic block, moät soá khaùc cung caáp ít keátnoái hôn neân routing phöùc taïp hôn.II. Caùc loaïi FPGA treân thò tröôøng Phaàn naøy giôùi thieäu moät soá hoï FPGA cuûa caùc haõng, trong ñoùgiôùi thieäu kieán truùc FPGA cuûa caùc haõng lôùn Quicklogic, Xilinx,Actel vaø Altera Coâng ty Kieán truùc toång Kieåu khoái Coâng ngheä laäp quaùt Logic trìnhXilinx Symetrical Lookup Table Static RAM ArrayActel Row-based Multiplexer- Anti-fuse basedAltera Hierarchical- PLD Block EPROM PLDPlessey Sea-of-gates NAND-gate Static RAMPlus Hierarchical- PLD Block EPROM PLDAMD Hierarchical- PLD Block EEPROM PLDQuickLogic Symetrical Multiplexer- Anti-fuse Array basedAlgotronix Sea-of-gates Multiplexer & Static RAM Based GatesConcurrent Sea-of-gates Multiplexer & Static RAM Based GatesCrosspoint Row-based Transitor Pairs Anti-fuse & Multiplexer CHÖÔNG II: MAÏCH XS40I. Ñaëc ñieåm XS40_005XL goàm coù: XC4005XL FPGA Vi ñieàu khieån 8031 SRAM 32K Byte Boä dao ñoäng laäp trình ñöôïc 100MHz Coång song song Coång chuoät, baøn phím loaïi PS/2 Coång monitor VGA Led 7 ñoaïn 84 chaân giao tieáp vôùi XSTEND board Socket EFROM noái tieáp Jack caém nguoàn 9V DC Möùc ñieän theá quy ñònh 5V/3.3V Daây caùp taûi qua coång LPT Phaàn meàm tieän ích XSTOOL Maïch XS40_005XL laø lyù töôûng cho vieäc thöïc hieän caùc thieátkeá vôùi FPGA, laäp trình vi ñieàu khieån hoaëc codesign phaàncöùng/phaàn meàm. XC4005XL goàm 9000 coång, hoaït ñoäng ôû möùctheá laø 5V. Vì vaäy ta coù theå noái noù ñeán caùc chip TTL. Thieát keálogic soá ñöôïc naïp vaøo FPGA. Vi ñieàu khieån söû duïng FPGA nhömoät boä xöû lyù chung. SRAM 32K byte löu tröõ hoaëc cung caápnhöõng chöông trình/döõ lieäu vi ñieàu khieån nhö vieäc löu tröõ thoângduïng ñoái vôùi thieát keá FPGA cô baûn. XC4005XL noái tieáp cuûaFPGAs ñöôïc hoã trôï bôûi phaàn meàm XILINX Foundation vaøAlliance Series. Hình 1: Moâ taû caùc thaønh phaàn treân maïch XS40II. Moâ taû maïch XS40 1. Nguoàn ñieän Maïch XS40 söû duïng nguoàn 9V ñeå thöïc hieän caùc thieát keálogic vôùi boä vi ñieàu khieån. Ñaët maïch XS40 treân moät beà maëtkhoâng daãn ñieän, sau ñoù caém nguoàn vaøo jack J9 cuûa maïch nhöhình 2. Maïch quy ñònh ñieän theá seõ taïo ra ...
Nội dung trích xuất từ tài liệu:
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII)Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII) Chương 1: CAÁU TRUÙC TOÅNG QUAÙT CUÛA FPGAI. Caáu truùc chung 1. Caùc logic block Caáu truùc vaø noäi dung cuûa logic block ñöôïc goïi laø kieán truùccuûa noù. Kieán truùc cuûa logic block coù theå ñöôïc thieát keá theonhieàu caùch khaùc nhau. Moät soá logic block coù theå chæ ñôn giaûn laøcaùc coång AND hai ngoõ nhaäp. Caùc logic block khaùc coù caáu truùcphöùc taïp hôn nhö caùc multiplexer hay caùc baûng doø tìm (look-uptable). Trong moät soá loaïi FPGA, caùc logic block coù theå coù caáutruùc hoaøn toaøn gioáng PAL. Haàu heát caùc logic block chöùa moät soáloaïi flip-flop ñeå hoã trôï cho vieäc thöïc hieän caùc maïch tuaàn töï. 2. Khoái I/O (IOB) Moãi chaân I/O cuûa linh kieän XC4000 coù moät IOB laäp trìnhñöôïc vôùi caùc buffer töông thích vôùi caùc möùc tín hieäu cuûa TTL vaøCMOS. Noù ñöôïc söû duïng nhö moät loái ra, loái vaøo hoaëc port 2chieàu. Moät IOB ñöôïc ñònh caáu hình nhö moät loái vaøo coù theå coù loáivaøo tröïc tieáp, choát. Vôùi vieäc ñònh caáu hình moät loái ra, IOB coù loáira tröïc tieáp. Loái ra boä ñeäm cuûa IOB coù boä ñieàu khieån skew vaøslew. Caùc thanh ghi coù giaù trò ñoái vôùi ñöôøng daãn loái vaøo loái racuûa moät IOB ñöôïc truyeàn caùc xung ñaûo rieâng bieät. Coù moät set vaøreset toaøn cuïc. 3. Caùc nguoàn keát noái Caáu truùc vaø noäi dung cuûa caùc nguoàn keát noái trong FPGAñöôïc goïi laø kieán truùc routing (routing architecture). Kieán truùcrouting goàm caùc ñoaïn daây noái vaø caùc chuyeån maïch laäp trìnhñöôïc. Caùc chuyeån maïch laäp trình ñöôïc coù theå coù nhieàu caáu taïokhaùc nhau nhö: pass-transistor ñöôïc ñieàu khieån bôûi cell RAM,caùc caàu chì nghòch (anti-fuse), EPROM transistor vaø EEPROMtransistor. Gioáng nhö logic block, coù nhieàu caùch khaùc nhau ñeåthieát keá caùc kieán truùc routing. Moät soá FPGA cung caáp nhieàu keátnoái ñôn giaûn giöõa caùc logic block, moät soá khaùc cung caáp ít keátnoái hôn neân routing phöùc taïp hôn.II. Caùc loaïi FPGA treân thò tröôøng Phaàn naøy giôùi thieäu moät soá hoï FPGA cuûa caùc haõng, trong ñoùgiôùi thieäu kieán truùc FPGA cuûa caùc haõng lôùn Quicklogic, Xilinx,Actel vaø Altera Coâng ty Kieán truùc toång Kieåu khoái Coâng ngheä laäp quaùt Logic trìnhXilinx Symetrical Lookup Table Static RAM ArrayActel Row-based Multiplexer- Anti-fuse basedAltera Hierarchical- PLD Block EPROM PLDPlessey Sea-of-gates NAND-gate Static RAMPlus Hierarchical- PLD Block EPROM PLDAMD Hierarchical- PLD Block EEPROM PLDQuickLogic Symetrical Multiplexer- Anti-fuse Array basedAlgotronix Sea-of-gates Multiplexer & Static RAM Based GatesConcurrent Sea-of-gates Multiplexer & Static RAM Based GatesCrosspoint Row-based Transitor Pairs Anti-fuse & Multiplexer CHÖÔNG II: MAÏCH XS40I. Ñaëc ñieåm XS40_005XL goàm coù: XC4005XL FPGA Vi ñieàu khieån 8031 SRAM 32K Byte Boä dao ñoäng laäp trình ñöôïc 100MHz Coång song song Coång chuoät, baøn phím loaïi PS/2 Coång monitor VGA Led 7 ñoaïn 84 chaân giao tieáp vôùi XSTEND board Socket EFROM noái tieáp Jack caém nguoàn 9V DC Möùc ñieän theá quy ñònh 5V/3.3V Daây caùp taûi qua coång LPT Phaàn meàm tieän ích XSTOOL Maïch XS40_005XL laø lyù töôûng cho vieäc thöïc hieän caùc thieátkeá vôùi FPGA, laäp trình vi ñieàu khieån hoaëc codesign phaàncöùng/phaàn meàm. XC4005XL goàm 9000 coång, hoaït ñoäng ôû möùctheá laø 5V. Vì vaäy ta coù theå noái noù ñeán caùc chip TTL. Thieát keálogic soá ñöôïc naïp vaøo FPGA. Vi ñieàu khieån söû duïng FPGA nhömoät boä xöû lyù chung. SRAM 32K byte löu tröõ hoaëc cung caápnhöõng chöông trình/döõ lieäu vi ñieàu khieån nhö vieäc löu tröõ thoângduïng ñoái vôùi thieát keá FPGA cô baûn. XC4005XL noái tieáp cuûaFPGAs ñöôïc hoã trôï bôûi phaàn meàm XILINX Foundation vaøAlliance Series. Hình 1: Moâ taû caùc thaønh phaàn treân maïch XS40II. Moâ taû maïch XS40 1. Nguoàn ñieän Maïch XS40 söû duïng nguoàn 9V ñeå thöïc hieän caùc thieát keálogic vôùi boä vi ñieàu khieån. Ñaët maïch XS40 treân moät beà maëtkhoâng daãn ñieän, sau ñoù caém nguoàn vaøo jack J9 cuûa maïch nhöhình 2. Maïch quy ñònh ñieän theá seõ taïo ra ...
Tìm kiếm theo từ khóa liên quan:
tín hiệu số tín hiệu điều khiển điều khiển tốc độ IOB lập trình công tắc DIP cấu trúc MAX7000Tài liệu liên quan:
-
Báo cáo thí nghiệm Lý thuyết điều khiển tự động: Xác định thông số bộ điều khiển PID
24 trang 185 0 0 -
Cơ Sở Điện Học Truyền Thông - Tín Hiệu Số part 1
9 trang 184 0 0 -
143 trang 178 0 0
-
Giáo trình môn xử lý tín hiệu số - Chương 5
12 trang 121 0 0 -
Sơ đồ điều khiển và tín hiệu máy cắt SF6– GL.107
4 trang 107 2 0 -
Giáo trình Vi điều khiển PIC16F và ngôn ngữ lập trình Hi-Tech C: Phần 1
78 trang 76 0 0 -
Giáo trình Kỹ thuật truyền số liệu: Phần 1
147 trang 42 0 0 -
Điều khiển PID tích hợp mạng nơ ron thích nghi cho tốc độ động cơ diesel tàu thủy
6 trang 41 0 0 -
CHƯƠNG 4: CỔNG LOGIC VÀ CÁC ĐẶC TÍNH KỸ THUẬT CỦA IC SỐ
28 trang 36 0 0 -
27 trang 35 0 0