Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 19

IC 31/2 số chuyển đổi A/D hai độ dốc, công suất thấp, tính năng cao. Bao gồm bộ giải mã led 7 đoạn, bộ điều khiển hiển thị, tham chiếu và xung. ICL 7107 sẽ điều khiển trực tiếp công cụ phát sáng của diod (led), mang tính kết hợp của độ chính xác cao, tính linh hoạt và tính tiết kiệm. Mức 0 nhỏ hơn 10µA, điểm trôi 0 ít hơn 1µV/oC, ngõ vào dòng xiên của 10pA (Max) và lỗi nhỏ hơn 1 lần đếm. Ngõ vào vi sai và Vref được sử dụng trong toàn bộ hệ...
Nội dung trích xuất từ tài liệu:
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 19 Chương 19: Giao tieáp vôùi maïch beân ngoaøi Moâ hình: Hình: Moâ hình giao tieáp giöõa maïch ño nhieät ñoä vôùi KIT UP2 vaø vôùi ñoäng cô 1. Maïch nhieät ñoä: 12V R3 10K R4 R5 R17 R6 12V 4 2.2K 2.2K 10K U5A C19 220 C13 2 - 0.1uF 1 10uF 3 + 1 R8 R7 TL084 2 11 2K 10K D4 2 R9 1M 10K R20 R10 LM335 J4 J5 J6 C22 C23 220 C18 U9 1 10uF 0.1u 0.01uF 31 S1 7 S8 7 S15 7 30 IN HI 23 S1 S2 6 S9 6 S16 6 3 32 IN LO A3 16 S2 S3 5 S10 5 S17 5 COMMON B3 24 S3 S4 4 S11 4 S18 4 -12V 36 C3 15 S4 S5 3 S12 3 S19 3 35 REF HI D3 18 S5 S6 2 S13 2 S20 2 REF LO E3 17 S6 S7 1 S14 1 S21 1 F3 22 S7 G3 34 12 S8 C14 CREF+ A2 2 1K1 11 S9 HEADER 7 HEADER 7 HEADER 7 1 3 0.1uF 33 B2 10 S10 CREF- C2 9 S11 D2 14 S12 37 E2 13 S13 R11 5V C20 R12 TEST F2 25 S14 4.7K 0.1u 100K 40 G2 39 OSC1 5 S15 R18 C15 100pF 38 OSC2 A1 4 S16 22 OSC3 B1 3 S17 1 C1 2 S18 5V R19 26 V+ D1 8 S19 22 ...