Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 20
Số trang: 8
Loại file: pdf
Dung lượng: 99.95 KB
Lượt xem: 20
Lượt tải: 0
Xem trước 2 trang đầu tiên của tài liệu này:
Thông tin tài liệu:
Cách hoạt động của mạch Nhiệt độ môi trường sẽ tác động lên cảm biến nhiệt LM335. Ứng với mỗi nhiệt độ mà LM335 sẽ cho ra một mức điện thế tương ứng trong khoảng 2230mV đến 3730mV. Từ mức điện thế đó, ta cho qua mạch chuyển đổi dùng op_amp TL084 để tạo ra một mức điện thế tương ứng từ 2.33V đến 3.73 V là tín hiệu vào của ICL7107 là bộ biến đổi A/D và bộ giải mã nhiệt độ. Sau một chu kỳ biến đổi, IC sẽ giải mã và hiển thị nhiệt độ ra LED....
Nội dung trích xuất từ tài liệu:
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 20 Chương 20: Caùch hoaït ñoäng cuûa maïch Nhieät ñoä moâi tröôøng seõ taùc ñoäng leân caûm bieán nhieät LM335. ÖÙng vôùi moãi nhieät ñoä maø LM335 seõ cho ra moät möùc ñieän theá töông öùng trong khoaûng 2230mV ñeán 3730mV. Töø möùc ñieän theá ñoù, ta cho qua maïch chuyeån ñoåi duøng op_amp TL084 ñeå taïo ra moät möùc ñieän theá töông öùng töø 2.33V ñeán 3.73 V laø tín hieäu vaøo cuûa ICL7107 laø boä bieán ñoåi A/D vaø boä giaûi maõ nhieät ñoä. Sau moät chu kyø bieán ñoåi, IC seõ giaûi maõ vaø hieån thò nhieät ñoä ra LED. Töø caùc ngoõ ra soá cuûa caùc LED, ta thay thaønh caùc header ñeå truyeàn tín hieäu soá vaøo KIT UP2. Töø ñoù thoâng qua chöông trình giaûi maõ LED ñöôïc vieát baèng ngoân ngöõ VHDL ñeå hieån thò nhieät ñoä treân KIT. 3. Chöông trình a. Chöông trình ñeäm led: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY dem2chieu IS PORT ( A : STD_LOGIC_VECTOR (6 DOWNTO); B : INOUT STD_LOGIC_VECTOR (6 DOWNTO 0); C : IN STD_LOGIC); END dem2chieu; ARCHITECTURE xuly OF dem2chieu IS BEGIN TARGETOP : PROCESS (A, B, C) VARIABLE Ai : STD_LOGIC_VECTOR (6 DOWNTO 0); VARIABLE Bi : STD_LOGIC_VECTOR (6 DOWNTO 0); VARIABLE Ci : STD_LOGIC; BEGIN Ai := A; Ci := C; IF (Ci='0') THEN Bi := Ai; END IF; BENTITY sosanh IS PORT ( A, E : IN STD_LOGIC_VECTOR (6 DOWNTO 0); B, D : IN STD_LOGIC_VECTOR (6 DOWNTO 0); C : OUT STD_LOGIC_VECTOR (2 DOWNTO 0)); END sosanh; ARCHITECTURE xuly OF sosanh IS BEGIN TARGETOP : PROCESS (A, B, E, D) VARIABLE Ai : STD_LOGIC_VECTOR (6 DOWNTO 0); VARIABLE Bi : STD_LOGIC_VECTOR (6 DOWNTO 0); VARIABLE Di : STD_LOGIC_VECTOR (6 DOWNTO 0); VARIABLE Ei : STD_LOGIC_VECTOR (6 DOWNTO 0); VARIABLE Ci : STD_LOGIC_VECTOR (2 DOWNTO 0); BEGIN Ai := A; Bi := B; Di := D; Ei := E; IF (Ai < Bi) THEN Ci :=100; ELSIF (Ai = Bi) THEN IF (DiLIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY demsosanh IS PORT ( A, B : IN STD_LOGIC_VECTOR (6 DOWNTO 0); E, F : IN STD_LOGIC_VECTOR (6 DOWNTO 0); G, H : OUT STD_LOGIC_VECTOR (6 DOWNTO 0); C1 : OUT STD_LOGIC_VECTOR (2 DOWNTO 0); C : IN STD_LOGIC); END demsosanh; ARCHTECTURE xuly OF demsosanh IS SIGNAL B0, B2 : STD_LOGIC_VECTOR (6 DOWNTO 0); COMPONENT dem2chieu PORT ( A : IN STD_LOGIC_VECTOR (6 DOWNTO 0); B : INOUT STD_LOGIC_VECTOR (6 DOWNTO 0); C : IN STD_LOGIC); END COMPONENT; COMPONENT sosanh PORT ( A, E : IN STD_LOGIC_VECTOR (6 DOWNTO 0); B, D : IN STD_LOGIC_VECTOR (6 DOWNTO 0); C : OUT STD_LOGIC_ECTOR (2 DOWNTO 0)); END COMPONENT; BEGIN x1: dem2chieu PORT MAP (A => A, B => B0, C => C); x2: dem2chieu PORT MAP(A => B, B => B2, C => C); G B0, B => F, E=>E ,C => C1); END; *Gaùn chaân cho linh kieän ñeå thöïc hieän chöông trình keát hôïp giöõa ñeän vaø so saùnh Teân Chaân chip Teân Chaân chip Teân Chaân chip tín EPM7128S tín EPM7128S tín EPM7128S hieäu hieäu hieäu A0 8 B0 6 E0 29 A1 10 B1 9 E1 31 A2 12 B2 11 E2 33 A3 16 B3 15 E3 35 A4 18 B4 17 E4 37 A5 21 B5 20 E5 39 A6 25 B6 22 E6 44 F0 30 G0 69 H0 58 F1 34 G1 70 H1 60 F2 36 G2 73 H2 61 F3 40 G3 74 H3 63 F4 41 G4 76 H4 64 F5 46 G5 75 H5 65 F6 48 G6 77 H6 67 C 50 4. Ñoäng cô: Khi coù tín hieäu ñieàu khieån töø KIT UP2, opto led quang ñöôïc baät laøm cho trasistor daãn, luùc ñoù seõ coù ñieän theá kích vaøo chaân B cuûa trasistor Q2 laøm Q2 daãn vaø chaân C cuûa Q2 ôû möùc 0, laøm ñoäng cô quay. Q2: transistor coâng suaát. Chuù yù: chaân mass cuûa tín hieäu khaùc chaân mass cuûa ñoäng cô. IV. Giao tieáp VGA: Ñeå monitor hoaït ñoäng ta phaûi cung caáp cho noù 5 tín hieäu, goàm 2 tín hieäu ñoàng boä ngang vaø ñoàng boä doïc, 3 tín hieäu maøu red, blue, green(RGB). Töø yeâu caàu ñoù chöông trình VGA phaûi caàn moät xung ñeå phaùt ra tín hieäu ñoàng boä ngang vaø ñoàng boä doïc. Theo nhö caùch hoaït ñoäng VGA, ñeå queùt maøn hình moät laàn thì taàn soá caàn thieát cuûa xung ñoàng boä ngang laø: fROW= 31177 31KHz . Taàn soá cuûa maøn hình : fScreen= 16.6 6Hz. 1 Vaø do maét ngöôøi coù khaû naêng caûm nhaän ñöôïc chu kyø laøm töôi nhoû hôn 30Hz, vì vaäy ta phaûi naïp laøm töôi maøn hình lieân tuïc ñeå giaûm söï laäp loeø. Do ñoù toác ñoä laøm töôi phaûi cao hôn 60Hz nghóa laø trong cheá ñoä 640x480 thì thôøi gian veõ 1 pixel laø 40ns töông öùng vôùi taàn soá laø : ftoaøncuïc= 40 25Mhz. 1 Theâm vaøo ñoù ta coøn söû duïng boä ñeám ñeå phaùt ra haøng vaø coät , moãi laàn moät ñòa chæ haøng vaø coät ñöôïc xaùc ñònh cuõng laø luùc tín hieäu ñoàng boä ngang vaø doïc ñöôïc phaùt cho pheùp veõ pixel leân maøn hình. Trong cheá ñoä 640x480 coù nghóa laø haøng coù 640 coät vaø 480 doøng neân ta duøng boä ñeám 10 bi ...
Nội dung trích xuất từ tài liệu:
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 20 Chương 20: Caùch hoaït ñoäng cuûa maïch Nhieät ñoä moâi tröôøng seõ taùc ñoäng leân caûm bieán nhieät LM335. ÖÙng vôùi moãi nhieät ñoä maø LM335 seõ cho ra moät möùc ñieän theá töông öùng trong khoaûng 2230mV ñeán 3730mV. Töø möùc ñieän theá ñoù, ta cho qua maïch chuyeån ñoåi duøng op_amp TL084 ñeå taïo ra moät möùc ñieän theá töông öùng töø 2.33V ñeán 3.73 V laø tín hieäu vaøo cuûa ICL7107 laø boä bieán ñoåi A/D vaø boä giaûi maõ nhieät ñoä. Sau moät chu kyø bieán ñoåi, IC seõ giaûi maõ vaø hieån thò nhieät ñoä ra LED. Töø caùc ngoõ ra soá cuûa caùc LED, ta thay thaønh caùc header ñeå truyeàn tín hieäu soá vaøo KIT UP2. Töø ñoù thoâng qua chöông trình giaûi maõ LED ñöôïc vieát baèng ngoân ngöõ VHDL ñeå hieån thò nhieät ñoä treân KIT. 3. Chöông trình a. Chöông trình ñeäm led: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY dem2chieu IS PORT ( A : STD_LOGIC_VECTOR (6 DOWNTO); B : INOUT STD_LOGIC_VECTOR (6 DOWNTO 0); C : IN STD_LOGIC); END dem2chieu; ARCHITECTURE xuly OF dem2chieu IS BEGIN TARGETOP : PROCESS (A, B, C) VARIABLE Ai : STD_LOGIC_VECTOR (6 DOWNTO 0); VARIABLE Bi : STD_LOGIC_VECTOR (6 DOWNTO 0); VARIABLE Ci : STD_LOGIC; BEGIN Ai := A; Ci := C; IF (Ci='0') THEN Bi := Ai; END IF; BENTITY sosanh IS PORT ( A, E : IN STD_LOGIC_VECTOR (6 DOWNTO 0); B, D : IN STD_LOGIC_VECTOR (6 DOWNTO 0); C : OUT STD_LOGIC_VECTOR (2 DOWNTO 0)); END sosanh; ARCHITECTURE xuly OF sosanh IS BEGIN TARGETOP : PROCESS (A, B, E, D) VARIABLE Ai : STD_LOGIC_VECTOR (6 DOWNTO 0); VARIABLE Bi : STD_LOGIC_VECTOR (6 DOWNTO 0); VARIABLE Di : STD_LOGIC_VECTOR (6 DOWNTO 0); VARIABLE Ei : STD_LOGIC_VECTOR (6 DOWNTO 0); VARIABLE Ci : STD_LOGIC_VECTOR (2 DOWNTO 0); BEGIN Ai := A; Bi := B; Di := D; Ei := E; IF (Ai < Bi) THEN Ci :=100; ELSIF (Ai = Bi) THEN IF (DiLIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY demsosanh IS PORT ( A, B : IN STD_LOGIC_VECTOR (6 DOWNTO 0); E, F : IN STD_LOGIC_VECTOR (6 DOWNTO 0); G, H : OUT STD_LOGIC_VECTOR (6 DOWNTO 0); C1 : OUT STD_LOGIC_VECTOR (2 DOWNTO 0); C : IN STD_LOGIC); END demsosanh; ARCHTECTURE xuly OF demsosanh IS SIGNAL B0, B2 : STD_LOGIC_VECTOR (6 DOWNTO 0); COMPONENT dem2chieu PORT ( A : IN STD_LOGIC_VECTOR (6 DOWNTO 0); B : INOUT STD_LOGIC_VECTOR (6 DOWNTO 0); C : IN STD_LOGIC); END COMPONENT; COMPONENT sosanh PORT ( A, E : IN STD_LOGIC_VECTOR (6 DOWNTO 0); B, D : IN STD_LOGIC_VECTOR (6 DOWNTO 0); C : OUT STD_LOGIC_ECTOR (2 DOWNTO 0)); END COMPONENT; BEGIN x1: dem2chieu PORT MAP (A => A, B => B0, C => C); x2: dem2chieu PORT MAP(A => B, B => B2, C => C); G B0, B => F, E=>E ,C => C1); END; *Gaùn chaân cho linh kieän ñeå thöïc hieän chöông trình keát hôïp giöõa ñeän vaø so saùnh Teân Chaân chip Teân Chaân chip Teân Chaân chip tín EPM7128S tín EPM7128S tín EPM7128S hieäu hieäu hieäu A0 8 B0 6 E0 29 A1 10 B1 9 E1 31 A2 12 B2 11 E2 33 A3 16 B3 15 E3 35 A4 18 B4 17 E4 37 A5 21 B5 20 E5 39 A6 25 B6 22 E6 44 F0 30 G0 69 H0 58 F1 34 G1 70 H1 60 F2 36 G2 73 H2 61 F3 40 G3 74 H3 63 F4 41 G4 76 H4 64 F5 46 G5 75 H5 65 F6 48 G6 77 H6 67 C 50 4. Ñoäng cô: Khi coù tín hieäu ñieàu khieån töø KIT UP2, opto led quang ñöôïc baät laøm cho trasistor daãn, luùc ñoù seõ coù ñieän theá kích vaøo chaân B cuûa trasistor Q2 laøm Q2 daãn vaø chaân C cuûa Q2 ôû möùc 0, laøm ñoäng cô quay. Q2: transistor coâng suaát. Chuù yù: chaân mass cuûa tín hieäu khaùc chaân mass cuûa ñoäng cô. IV. Giao tieáp VGA: Ñeå monitor hoaït ñoäng ta phaûi cung caáp cho noù 5 tín hieäu, goàm 2 tín hieäu ñoàng boä ngang vaø ñoàng boä doïc, 3 tín hieäu maøu red, blue, green(RGB). Töø yeâu caàu ñoù chöông trình VGA phaûi caàn moät xung ñeå phaùt ra tín hieäu ñoàng boä ngang vaø ñoàng boä doïc. Theo nhö caùch hoaït ñoäng VGA, ñeå queùt maøn hình moät laàn thì taàn soá caàn thieát cuûa xung ñoàng boä ngang laø: fROW= 31177 31KHz . Taàn soá cuûa maøn hình : fScreen= 16.6 6Hz. 1 Vaø do maét ngöôøi coù khaû naêng caûm nhaän ñöôïc chu kyø laøm töôi nhoû hôn 30Hz, vì vaäy ta phaûi naïp laøm töôi maøn hình lieân tuïc ñeå giaûm söï laäp loeø. Do ñoù toác ñoä laøm töôi phaûi cao hôn 60Hz nghóa laø trong cheá ñoä 640x480 thì thôøi gian veõ 1 pixel laø 40ns töông öùng vôùi taàn soá laø : ftoaøncuïc= 40 25Mhz. 1 Theâm vaøo ñoù ta coøn söû duïng boä ñeám ñeå phaùt ra haøng vaø coät , moãi laàn moät ñòa chæ haøng vaø coät ñöôïc xaùc ñònh cuõng laø luùc tín hieäu ñoàng boä ngang vaø doïc ñöôïc phaùt cho pheùp veõ pixel leân maøn hình. Trong cheá ñoä 640x480 coù nghóa laø haøng coù 640 coät vaø 480 doøng neân ta duøng boä ñeám 10 bi ...
Tìm kiếm theo từ khóa liên quan:
Thiết kế hệ thống xử lý ảnh tín hiệu số tín hiệu điều khiển điều khiển tốc độ IOB lập trình công tắc DIP cấu trúc MAX7000 chương trình gỡ lỗi thiết kế ngôn ngữGợi ý tài liệu liên quan:
-
143 trang 170 0 0
-
Cơ Sở Điện Học Truyền Thông - Tín Hiệu Số part 1
9 trang 167 0 0 -
Báo cáo thí nghiệm Lý thuyết điều khiển tự động: Xác định thông số bộ điều khiển PID
24 trang 152 0 0 -
Giáo trình môn xử lý tín hiệu số - Chương 5
12 trang 107 0 0 -
Sơ đồ điều khiển và tín hiệu máy cắt SF6– GL.107
4 trang 101 2 0 -
Giáo trình Vi điều khiển PIC16F và ngôn ngữ lập trình Hi-Tech C: Phần 1
78 trang 74 0 0 -
Giáo án Tin học lớp 8 bài 15: Gỡ lỗi
3 trang 54 0 0 -
Giáo trình Kỹ thuật truyền số liệu: Phần 1
147 trang 35 0 0 -
Điều khiển PID tích hợp mạng nơ ron thích nghi cho tốc độ động cơ diesel tàu thủy
6 trang 34 0 0 -
Luận văn Đồ án Khảo sát thông số đầu vào tới quá trình phun của vòi phun nhiên liệu
130 trang 30 0 0