Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 8

Mạch UP2 được thiết kế để đáp ứng nhu cầu của các trường đại học trong việc giảng dạy thiết kế logic với các công cụ phát triển và các thiết bị logic có thể lập trình được (PLDs). Mạch UP2 hoạt động dựa vào chip FLEX10K và chip MAX7000. Khi được sử dụng với phần mềm MAX + PLUS II, mạch cung cấp nền tảng mạnh hơn cho các thiết kế logic số đang sử dụng công cụ phát triển theo chuẩn công nghiệp và các PLD. Mạch UP2 hỗ trợ cả bảngdò tìm (LUT) cơ bản và giới...
Nội dung trích xuất từ tài liệu:
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 8 Chương 8: MOÂ TAÛ KIT I. Giôùi thieäu Maïch UP2 ñöôïc thieát keá ñeå ñaùp öùng nhu caàu cuûa caùc tröôøng ñaïi hoïc trong vieäc giaûng daïy thieát keá logic vôùi caùc coâng cuï phaùt trieån vaø caùc thieát bò logic coù theå laäp trình ñöôïc (PLDs). Maïch UP2 hoaït ñoäng döïa vaøo chip FLEX10K vaø chip MAX7000. Khi ñöôïc söû duïng vôùi phaàn meàm MAX + PLUS II, maïch cung caáp neàn taûng maïnh hôn cho caùc thieát keá logic soá ñang söû duïng coâng cuï phaùt trieån theo chuaån coâng nghieäp vaø caùc PLD. Maïch UP2 hoã trôï caû baûngdoø tìm (LUT) cô baûn vaø giôùi haïn cô baûn caùc caáu truùc. EPF10K70 coù theå ñöôïc ñònh caáu hình trong heä thoáng vôùi caùp taûi ByteBlaster II hoaëc thieát bò ñònh caáu hình EPC1. EPM7128S laäp trình ñöôïc trong heä thoáng vôùi caùp taûi ByteBlaster II. Maïch UP2 coù caùc ñaëc ñieåm sau:  Chip EPM7128S hoï Max7000  Chip EPF10K70 hoï FLEX10K  Boä connector môû roäng cho MAX7000S vaø FLEX10K  Hoã trôï 2 led 7 ñoaïn cho MAX7000S vaø FLEX10K  16 led cho MAX7000S vaø FLEX10K  Caùc SWITCH ngoõ vaøo  JTAG chain, caùp taûi ByteBlaster II  Nguoàn 5V  Coång giao tieáp P/S2  Coång VGA  Boä taïo dao ñoäng 25.17 MHz 1. Chip EPM7128S Chip EPM7128S, moät linh kieän thuoäc hoï MAX7000 coù maät ñoä cao, hoaït ñoäng maïnh, ñöôïc döïa vaøo caùc yeáu toá cuûa boä nhôù ROM xoaù vaø laäp trình ñöôïc baèng ñieän (EEPROM). Chip EPM7128S coù moät socket ñöôïc laép vaøo chip carrier J-lead 84 chaân vaø coù 128 macrocell. Moãi macrocell coù moät maûng AND/OR coá ñònh coù theå laäp trình cuõng nhö moät thanh ghi caáu hình ñöôïc vôùi xung laäp trình ñoäc laäp, xung enable, clear vaø caùc haøm ñònh saün. Vôùi 2500 coång vaø caáu truùc ñôn giaûn, chip EPM7128S laø yù töôûng cho caùc thieát keá môû ñaàu cuõng nhö toå hôïp caùc haøm logic lieân tuïc. 2. Chip EPF10K70 Chip EPF10K70 döïa treân coâng ngheä SRAM. Noù coù giaù trò trong package RQFP 240 chaân, coù 3744 phaàn töû logic (LEs: logic elements) vaø 9 EABs (Embedded Array Blocks). Moãi LE goàm 4 ngoõ vaøo LUT, moät Flip Flop laäp trình ñöôïc vaø caùc ñöôøng daãn tín hieäu ñaõ bieát ñoái vôùi haøm löu tröõ vaø vaän chuyeån. Moãi EAB cung caáp 2048 bits cuûa boä nhôù coù theå ñöôïc söû duïng ñeå taïo ra RAM, ROM hoaëc caùc haøm FIFO. Hôn nöõa, EABs coù theå thi haønh caùc haøm logic nhö: boä nhaân, vi ñieàu khieån, traïng thaùi cuûa maùy vaø caùc haøm xöû lyù tín hieäu soá (DSP). Vôùi 70,000 coång ñieån hình, chip EPF10K70 laø yù töôûng trung gian ñeå phaùt trieån hôn nöõa caùc quaù trình thieát keá soá bao goàm kieán truùc maùy tính, vieãn thoâng vaø öùng duïng cuûa DSP. 3. Caùp taûi coång song song ByteBlaster II Caùc thieát keá coù theå ñöôïc taûi nhanh choùng vaø deã daøng vaøo maïch UP2 baèng caùch söû duïng caùp taûi ByteBlaster II. Caùp ByteBlaster II laø moät giao dieän phaàn cöùng ñoái vôùi coång song song chuaån. Caùp naøy göûi döõ lieäu laäp trình hoaëc döõ lieäu caáu hình giöõa phaàn meàm MAX + PLUS II vaø caùc maïch UP. Vì söï thay ñoåi cuûa caùc thieát keá ñöôïc taûi tröïc tieáp ñeán caùc thieát bò treân maïch neân caùc maãu thieát keá ñôn giaûn vaø phöùc taïp coù theå ñöôïc thöïc hieän thaønh coâng nhanh choùng. II. Moâ taû KIT Maïch UP2, ñöôïc trình baøy trong hình 1, chöùa caùc ñaëc tính moâ taû beân döôùi: Hình 1: Caáu taïo KIT UP2 1. Loái vaøo nguoàn RAW vaø nguoàn DC Loái vaøo nguoàn DC nhaän ñaàu noái aâm 2.5mm*5.55mm vôùi möùc ñieän theá töø 7 ñeán 9V ôû cöôøng ñoä nhoû nhaát 350mA. Loái vaøo nguoàn RAW goàm hai loã ñeå noái vôùi nguoàn coá ñònh. Loã ñöôïc ñaùnh daáu (+) laø loái vaøo döông; loã ñaùnh daáu (-) laø duøng cho maïch chung. 2. Boä dao ñoäng Maïch UP chöùa boä dao ñoäng trong suoát coù taàn soá 25.175 Mhz. Loái ra cuûa boä dao ñoäng truyeàn moät loái vaøo xung toaøn cuïc treân chip EPM7128S ôû chaân 83 vaø loái vaøo xung toaøn cuïc treân chip FLEX 10K ôû chaân 91. 3. Header JTAG_IN Ñaàu caém treân caùp taûi ByteBlaster II noái vôùi header JTAG_IN goàm10 chaân treân maïch UP. Maïch cung caáp nguoàn vaø mass ñeán caùp taûi ByteBlaster II. Döõ lieäu ñöôïc dòch vaøo trong caùc linh kieän thoâng qua chaân TDO. Baûng 1 xaùc ñònh teân cuûa chaân JTAG_IN khi ByteBlaster II ñang hoaït ñoäng ôû cheá ñoä JTAG (Joint Test Action Group) Chaân Tín hieäu JTAG 1 TCK 2 GND 3 TDO 4 VCC 5 TMS 6 No connect 7 No connect 8 No connect 9 TDI 10 GND Baûng 1: Chaân ra cuûa header JTAG_IN 10 chaân 4. Caùc Jumper Maïch UP coù 4 jumper 3 chaân (TDI, TDO, DEVICE vaø BOARD) ñeå thieát laäp caáu hình JTAG. JTAG chain coù theå ñöôïc thieát laäp cho nhieàu caáu hình (ví duï: chæ ñeå caáu hình cho chip EPM7128S hoaëc chæ caáu hình cho chip FLEX10K hoaëc caáu hình cho caû hai chip, hoaëc laø noái nhieàu maïch UP vôùi nhau. Hình 2 trình baøy caùc vò trí cuûa 3 boä noái (C1, C2, vaø C3) treân moãi phaàn cuûa 4 Jumper. Hình 2: Vò trí boä noái C1, C2 vaø C3 Hoaït ñoäng theo yeâu caàu TDI TDO DEVICE BOARD Chæ caáu hình cho C1 &C2 C1 &C2 C1 &C2 C1 &C2 EPM7128S Chæ caáu hình cho C2 & C2 & C3 C1 &C2 C1 &C2 FLEX10K C3 Caáu hình cho caû C2 & C1 &C2 C2 & C3 C1 &C2 EPM7128S vaø C3 FLEX10K(1) Keát noái nhieàu bo ...