Thiết kế luận lý . chương 4

Mạch số có các ngõ ra chỉ phụ thuộc vào giá trị/trạng thái của các ngõ vào ở thời điểm hiện hành được gọi là mạch luận lý tổ hợp (combinational logic circuits) hay gọi tắt là mạch tổ hợp Có thể có nhiều mạch tổ hợp được thiết kế để đáp ứng cùng 1 chức năng đề ra. Các mạch số này được đánh giá (nhằm lựa chọn mạch nào thích hợp hơn) dựa trên nhiều yếu tố khác nhau.
Nội dung trích xuất từ tài liệu:
Thiết kế luận lý . chương 4 Khoa CNTTBoä moân Kyõ thuaät Maùy tính Phaïm Töôøng Haûi Ñoaøn Minh Vöõng Phan Ñình Theá Duy Tài liệu tham khảo “Digital Logic Design Principles”, N. Balabanian & B. Carlson – John Wiley & Sons Inc., 2004 “Digital Design”, 3rd Edition, J.F. Wakerly, Prentice Hall, 2001 “Digital Systems”, 5th Edition, R.J. Tocci, Prentice Hall, 1991Logic Design 1 - Chapter 4 2 Chương 4.Logic Design 1 - Chapter 4 3 Dẫn nhập Mạch số có các ngõ ra chỉ phụ thuộc vào giá trị/trạng thái của các ngõ vào ở thời điểm hiện hành được gọi là mạch luận lý tổ hợp (combinational logic circuits) hay gọi tắt là mạch tổ hợp Có thể có nhiều mạch tổ hợp được thiết kế để đáp ứng cùng 1 chức năng đề ra. Các mạch số này được đánh giá (nhằm lựa chọn mạch nào thích hợp hơn) dựa trên nhiều yếu tố khác nhau. • Tốc độ hoạt động • Độ phức tạp – Giá thành phần cứng • Năng lượng tiêu tốn • Sự đáp ứng về mặt linh kiện • … Thiết kế chú trọng tăng ở yếu tố này có thể dẫn đến sự giảm sút ở yếu tố khácLogic Design 1 - Chapter 4 4 Mạch cộng nhị phân Mạch thực hiện tác vụ cộng đối với 2 giá trị nhị phân Hiệu suất của mạch đánh giá theo tốc độ thực hiện phép toán • Có thể dựa trên các cổng luận lý chế tạo theo công nghệ thiên về tốc độ • Tốc độ có thể tăng đáng kể tùy theo cách thiết kế mạch mà không quá phụ thuộc vào công nghệ chế tạo cổng luận lý Cân nhắc lựa chọn giữa thiết kế ưu tiên cho tốc độ và thiết kế thiên ưu tiên cho chi phí phần cứng Sơ đồ khối của mạch cộng nhị phân n X Binary S Y n Adder n+1Logic Design 1 - Chapter 4 5 Mạch cộng (MC) toàn phần Có thể xây dựng mạch cộng 2 số nhị phân n-bit từ các mạch cộng nhị phân 1-bit xi Si Full Sơ đồ khối của mạch cộng Adder yi Ci+1 toàn phần (full adder) Bảng sự thật – Bìa Karnaugh Ci Ci yi xi Si Ci+ Si yi xi Dạng hàm của các ngõ ra 1 00 01 11 10 0 0 0 0 0 0 1 1 Si = xi’ yi Ci’ + xi yi’ Ci’ Ci 0 0 1 1 0 1 1 1 + xi’ yi’ Ci + xi yi Ci 0 1 0 1 0 = xi ⊕ yi ⊕ Ci 0 1 1 0 1 Ci+1 yi xi 1 0 0 1 0 00 01 11 10 Ci+1 = xi yi + xi Ci + yi Ci 1 0 1 0 1 0 1 = xi yi + Ci (xi + yi) 1 1 0 0 1 Ci 1 1 1 1 1 1 1 1 1 = xi yi + Ci (xi yi’ + xi’ yi) = xi yi + Ci (xi ⊕ yi)Logic Design 1 - Chapter 4 6 MC bán phần và MC ripple-carry Mạch cộng toàn phần Ci Si = xi ⊕ yi ⊕ Ci xi Si Ci+1 = xi yi + Ci (xi ⊕ yi) yi Ci+1 Mạch cộng bán phần (half adder) Si Mạch cộng ripple-carry xi Half S3 S2 S1 S0 yi Adder Ci+1 A3 A2 A1 A0 Half Adder Full Adder Full Adder Full Adder B3 B2 B1 B0 xi Si C4 C3 C2 C1 yi Ci+1 • Giới hạn do thời gian trễ của các tín hiệu carry !Logic Design 1 - Chapter 4 7 Mạch cộng Carry-Lookahead Tính carry từ các bit của toán C4 = G3 + P3 G2 + P3 P2 G1 hạng A, B và Co + P3 P2 P1 G0 Định nghĩa + P3 P3 P1 P0 C0 Generated Carry Gi = Ai Bi Propagated Carry Pi = Ai ⊕ Bi G3 Ta tính được G2 P3 Ci = Ai-1 Bi-1 + Ci-1 (Ai-1 ⊕ Bi-1) ...