Danh mục

THIẾT KẾ VÀ THỰC HIỆN HỆ THỐNG THU VÀ HIỂN THỊ ẢNH TRÊN NỀN FPGA

Số trang: 114      Loại file: pdf      Dung lượng: 3.36 MB      Lượt xem: 7      Lượt tải: 0    
10.10.2023

Xem trước 10 trang đầu tiên của tài liệu này:

Thông tin tài liệu:

Với sự phát triển và ứng dụng rộng rãi của hệ thống nhúng, nó đã được nghiên cứu ứng dụng trong thu thập và xử lý hình ảnh. Tuy nhiên do cấu trúc thiết kế của hệ thống nhúng hạn chế về tốc độ xử lý ảnh hưởng tới chất lượng hình ảnh thu được, bởi dữ liệu video có kích thước lớn, vì vậy việc thực hiện ảnh thời gian thực với độ tin cậy cao trên hệ thống nhúng là khó thực hiện. Đối với hệ thống thu thập hình ảnh tốc độ cao với quá trình thời...
Nội dung trích xuất từ tài liệu:
THIẾT KẾ VÀ THỰC HIỆN HỆ THỐNG THU VÀ HIỂN THỊ ẢNH TRÊN NỀN FPGA BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƢỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI ---------------- CHU VĂN THÀNHTHIẾT KẾ VÀ THỰC HIỆN HỆ THỐNG THU VÀ HIỂN THỊ ẢNH TRÊN NỀN FPGA LUẬN VĂN THẠC SĨ KỸ THUẬT CHUYÊN NGÀNH : KỸ THUẬT TRUYỀN THÔNG NGƢỜI HƢỚNG DẪN KHOA HỌC : TS. VÕ LÊ CƢỜNG HÀ NỘI – 2013 LỜI CAM ĐOANTôi xin cam đoan: Những kết quả nghiên cứu, các số liệu, hình vẽ, biểu bảng, kết quả tính toánđược trình bày trong luận văn là hoàn toàn trung thực, không vi phạm bất cứ điều gìtrong luật sở hữu trí tuệ và pháp luật Việt Nam. TÁC GIẢ LUẬN VĂN Chu Văn Thành Trang | 1 DANH MỤC KÝ HIỆU, CHỮ VIẾT TẮTASIC : Application Specific Integrated Circuit ( vi mạch tích hợp chuyên dụng trong điện tử)CCD : Charged Coupled Device (thiết bị tích điện kép)CLB : Configurable Logic Blocks (khối cấu hình lôgic)CMOS : Complementary Metal-Oxide Semiconductor (công nghệ dùng để chế tạo vi mạch tích hợp)CPLD : Complex Programmable Logic DeviceDSP : Digital signal processing (xử lý tín hiệu số)FPGA : Field-programmable gate array (vi mạch dùng cấu trúc mảng phần tử logic mà người dùng có thể lập trình được)GAL : Generic Array Logic devicesHDL : Hardware Description Language (Ngôn ngữ mô tả phần cứng)LUT : Look-Up TableMSI : Medium scale intergration (Tích hợp qui mô trung bình)PAL : Programmable Array Logic devicesPC : Personal Computer (Máy tính cá nhân)PDA : Personal Digital Assistant (Thiết bị kỹ thuật số hỗ trợ cá nhân)PLD : Programmable Logic Device (Thiết bị logic lập trình được)RAM : Random Access Memory (bộ nhớ truy xuất ngẫu nhiên)ROM : Read Only Memory (phần bộ nhớ chỉ đọc)SDRAM : Synchronous Dynamic RAM (DRAM đồng bộ)SSI : Small scale integration (Tích hợp qui mô nhỏ)TTL : Transistor transistor logicVGA : Video Graphics ArrayVHDL : VHSIC Hardware Description Language Trang | 2 DANG MỤC BẢNG TrangBảng 2.1: Thông số đặc trưng FPGA dòng CycloneII..................................................24Bảng 2.2: Thông số kỹ thuật OV9650 ............................................................................29Bảng 2.3: Mô tả Pin...........................................................................................................33Bảng 2.4: Giá trị cực đại OV9650 ...................................................................................34Bảng 2.5: Đặc điểm DC (-20 ° C < TA < 70 ° C) ..........................................................35Bảng 2.6: Đặc điểm và chức năng AC (-20 ° C < TA < 70 ° C) ..................................36Bảng 2.7: Các chế độ truy cập SDRAM .........................................................................39Bảng 2.8: 8 màu cơ b ản tư 3 bit cua VGA : ....................................................................44 ̀ ̉Bảng 3.1: Thời gian hiển thị với chế độ VGA 640 x 480 ............................................57Bảng 4.1: Tham số cấu hình OV9650 [21] ....................................................................61Bảng 4.2: Giao diện lệnh ..................................................................................................68 Trang | 3 DANH MỤC HÌNH TrangHình 1.1: Cấu trúc tổng thể FPGA ..................................................................................12Hình 1.2 Khối Logic FPGA .............................................................................................13Hình 1.3: Khối Configurable Logic FPGA ....................................................................14Hình 1.4: Programmable Interconnect ............................................................................15Hình 1.5: Sơ đồ tổng quan cảm biến hình ảnh CCD .....................................................16Hình 1.6: Sơ đồ khôi cảm biến hình ảnh CCD ..............................................................17Hình 1.7: S ...

Tài liệu được xem nhiều: