THIẾT KẾ VÀ THỰC HIỆN SRAM IP CORE TRÊN HỆ THỐNG NHÚNG FPGA

Mục đích chính của đề tài này là nghiên cứu việc lập trình cho FPGA dựa trên các ngôn ngữ mô tả phần cứng (HDL), kiểm nghiệm kết quả dựa trên các công cụ mô phỏng (Simulation Tools),và cuối cùng là cho thi hành trên Kit thực hành FPGA Spartan3 của hãng Xilinx,.Cụ thể ở đề tài là xây dựng một bộ điều khiển SRAM (SRAM Controller) trên nền FPGA, thực thi việc giao tiếp giữa SRAM với hệ thống Vi xử lý...
Nội dung trích xuất từ tài liệu:
THIẾT KẾ VÀ THỰC HIỆN SRAM IP CORE TRÊN HỆ THỐNG NHÚNG FPGA Tuyển tập Báo cáo Hội nghị Sinh viên Nghiên cứu Khoa học lần thứ 7 Đại học Đà Nẵng năm 2010 THIẾT KẾ VÀ THỰC HIỆN SRAM IP CORE TRÊN HỆ THỐNG NHÚNG FPGA DESIGN AND IMPLEMENTATION SRAM IP CORE ON EMBEDDED FPGA SYSTEM SVTH: Nguyễn Tiến Chuẩn, Phan Tuấn Vĩ Lớp 07ĐT2, 07ĐT1, Khoa Điện, Trường Cao đẳng Công Nghệ GVHD: ThS. Nguyễn Thị Khánh Hồng Khoa Điện, Trường Cao đẳng Công Nghệ TÓM TẮT Mục đích chính của đề tài này là nghiên cứu việc lập trình cho FPGA dựa trên các ngônngữ mô tả phần cứng (HDL), kiểm nghiệm kết quả dựa trên các công cụ mô phỏng (SimulationTools),và cuối cùng là cho thi hành trên Kit thực hành FPGA Spartan3 của hãng Xilinx,.Cụ thể ở đềtài là xây dựng một bộ điều khiển SRAM (SRAM Controller) trên nền FPGA, thực thi việc giao tiếpgiữa SRAM với hệ thống Vi xử lý Microblaze. ABSTRACT The main purpose of this subject researchs the program for FPGA based on HardwareDecription Language (HDL), uses the simulation tools for testing the results, and implement themon FPGA Spartan 3 kit come from Xilinx company. Especially, the topic sucessfully designs theSRAM controller based on FPGA, implements the interfacing SRAM with Microblaze system.1. Đặt vấn đề Một kiểu bộ nhớ thường được sử dụng đó là RAM tĩnh không đồng bộ(SRAM).Không giống như các thanh ghi, nơi mà bên trong dữ liệu được lấy mẫu và lưu trữ tại mộtsườn của tín hiệu đồng hồ (clock signal), việc truy cập dữ liệu từ SRAM không đồng bộ trởnên phức tạp hơn. Một công đoạn đọc hoặc ghi yêu cầu: dữ liệu (data), địa chỉ (address) ,và các tín hiệu điều khiển (control signals) phải được đặc tả một cách cụ thể, và các tínhiệu này phải được ổn định trong những khoảng thời gian nhất định của thao tác đọc hoặcviết dữ liệu. Chúng ta thường sử dụng một bộ điều khiển bộ nhớ (memory control ler) nhưmột bộ giao tiếp (interfacer), nơi mà các lệnh được lấy ra từ hệ thống chính đồng bộ (mainsystem synchronously) và sau đó phát ra các tín hiệu điều khiển với thời gian hợp lí để truycập SRAM. Bộ điều khiển bao bọclấy hệ thống chính từ các thời điểmchi tiết và làm cho việc truy cập bộnhớ xuất hiện giống như một thaotác đồng bộ.2. Sơ đồ khối và các tín hiệu I/Ocủa SRAM IS61LV25616AL Kit thực hành FPGA Hình 1. Sơ đồ khối chức năngSpartan3 của hãng Xilinx có chứa2 SRAM 256Kx16 .Mỗi SRAM có bus địa chỉ (ad) 18 bit, bus dữ liệu 2 hướng (dio) 16 bit, 562 Tuyển tập Báo cáo Hội nghị Sinh viên Nghiên cứu Khoa học lần thứ 7 Đại học Đà Nẵng năm 2010và 5 tín hiệu điều khiển. Bus dữ liệu được chia thành 2 kiểu : byte cao (I/O 8-I/O 15), và byte thấp (I/O 0-I/O 7), mà có thể được truy cập cá nhân riêng biệt. Các tín hiệu điều khiển gồm : ce (chip enable):kích hoạt hay không kích hoạt chip (SRAM) we(write enable):kích hoạt hay không kích hoạt thao tác ghi dữ liệu vào SRAM oe(output enable):kích hoạt hay không kích hoạt thao tác xuất dữ liệu từ SRAM ub(upper byte enable):kích hoạt hay không kích hoạt chế độ làm việc với byte cao của SRAM lb(lower byte enable):kích hoạt hay không kích hoạt chế độ làm việc với byte thấp của SRAM Tất cả các tín hiệu đều tích cực ở mức thấp (mức 0).3. Thiết kế một bộ điều khiển bộ nhớ cơ bản (Basic Memory Controler)3.1. Mô hình giao tiếp giữa hệ thống với SRAM addr add data_f dio data_s_r we data_s_ur oe VXL Memory SRAM mem MICROBLAZE Controller 0 R_W 0 ready 0 Hình 2.Mô hình giao tiếp giữa hệ thống và SRAM thông qua bộ điều khiển (SRAM Controler) Bộ điều khiển bộ nhớ cơ bản cung cấp một “vỏ bọc đồng bộ “ bên ngoài SRAM.Khi hệ thống chính muốn truy cập vào bộ nhớ,nó sẽ đặt địa chỉ,hoặc địa chỉ và dữ liệu lêntrên các Bus tương ứngvà kích hoạt lệnh. Tạimỗi sườn lên của tínhiệu đồng hồ,tất cả cáctín hiệu được lấy mẫubởi bộ điều khiển bộnhớ,và các công đoạnyêu cầu được thực hiệnmột cách phù hợp.3.2. Sơ đồ khối đườngdẫn dữ liệu Đường dẫn dữliệu (Data Path) của bộ ...