Tìm hiễu bộ vi xử lý phần 3

Giải mã địa chỉ Bộ nhớ, ngoại vi kết nối chung bus, để tiết kiệm dây dẫn. Để trách hiện tượng xung đột logic thì bộ nhớ và I/O hoạt động ở 3 trạng thái (1,0,hi-Z)
Nội dung trích xuất từ tài liệu:
Tìm hiễu bộ vi xử lý phần 3 Ch1: I Tổng quan hệ thống VXL 3. Sơ đồ khối của hệ vi xử lý  Address bus Giải mã địa chỉ Bộ nhớ, ngoại vi kết nối P Data bus chung bus, để tiết kiệm(CPU) dây dẫn. Để trách hiện Control bus tượng xung đột logic thì bộ nhớ và I/O hoạt RAM ROM I/O Interface động ở 3 trạng thái (1,0,hi-Z) Memory Input Output Khi bộ nhớ hay I/O Devices Devices được kết nối vào bus data thì phần còn lại ở Peripheral Devices trạng thái hi-Z Hình 1.1 07-09-2009 Trần Thiên Thanh 19 Ch1: I Tổng quan hệ thống VXL 3. Sơ đồ khối của hệ vi xử lý  Address bus Hệ thống bus Bus địa chỉ: chứa định P Data bus vị địa chỉ ( được CPU(CPU) xuất ra) Control bus Bus data: tại 1 thời RAM ROM I/O Interface điểm, CPU chỉ giao tiếp được với 1 đơn vị bộ Memory Input Output nhớ hoặc I/O (2chiều) Devices Devices Bus điều khiển: gồm Peripheral Devices các tín hiệu đồng bộ Hình 1.1 hoạt động 07-09-2009 Trần Thiên Thanh 20 Ch1: I Tổng quan hệ thống VXL 3. Sơ đồ khối của hệ vi xử lý  Address bus Ba khối chính 1. Bộ nhớ P Data bus 2. CPU:(CPU) - Đọc/ghi vào bộ nhớ Control bus - Đọc từ đầu vào - Ghi ra đầu ra RAM ROM I/O Interface - Thực hiện lệnh nội bộ : số học và logic Memory Input Output 3. Phối ghép ( giao tiếp Devices Devices ) vào ra I/O Không có đường trực Peripheral Devices tiếp từ 1 sang 3. Hình 1.1 07-09-2009 Trần Thiên Thanh 21Ch1: I Tổng quan hệ thống VXL 1.1 ...