Tóm tắt luận án Tiến sĩ Kỹ thuật viễn thông: Tối ưu hóa và đánh giá hiệu năng của tổ chức Cache trong hệ thống vi xử lý thế hệ sau

Đề tài nghiên cứu và đề xuất các kiến trúc CMP đa luồng nhằm nâng cao hiệu năng của hệ thống xử lý luôn được các nhà nghiên cứu và chế tạo chip trong và ngoài nước quan tâm và hướng tới. Đây là vấn đề có tính khoa học và thực tiễn cao. Mời các bạn cùng tham khảo nội dung chi tiết.
Nội dung trích xuất từ tài liệu:
Tóm tắt luận án Tiến sĩ Kỹ thuật viễn thông: Tối ưu hóa và đánh giá hiệu năng của tổ chức Cache trong hệ thống vi xử lý thế hệ sau BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI HỒ VĂN PHITỐI ƯU HÓA VÀ ĐÁNH GIÁ HIỆU NĂNG CỦATỔ CHỨC CACHE TRONG HỆ THỐNG VI XỬ LÝ THẾ HỆ SAU Chuyên ngành: Kỹ thuật Viễn thông Mã số: 62520208TÓM TẮT LUẬN ÁN TIẾN SĨ KỸ THUẬT VIỄN THÔNG Hà Nội - 2014 Công trình này được hoàn thành tại: Trường Đại học Bách khoa Hà Nội Người hướng dẫn khoa học: 1. TS. Hồ Khánh Lâm 2. TS. Nguyễn Viết Nguyên Phản biện 1. PGS. TS. Trần Đình Quế Phản biện 2. PGS. TS. Nguyễn Quang Hoan Phản biện 3. PGS. TS. Nguyễn Thị Việt HươngLuận án sẽ được bảo vệ trước Hội đồng chấm luận án tiến sĩcấp Trường họp tại Trường Đại học Bách khoa Hà Nội Vào hồi…..giờ, ngày….tháng….năm…. Có thể tìm hiểu luận án tại thư viện: 1. Thư viện Tạ Quang Bửu - Trường ĐHBK Hà Nội 2. Thư viện Quốc gia 1 MỞ ĐẦU1. Tính cấp thiết của luận án Các kiến trúc chip đa xử lý (CMP) đa luồng và các cấu hìnhmạng liên kết trên chip (OCIN) hiện nay chỉ phù hợp cho cácchip đa lõi có quy mô nhỏ, có độ trễ truyền thông cao và khảnăng mở rộng thấp. Khi số lượng lõi trên chip tăng sẽ gây ra trễtruyền thông quá lớn, mức tăng tốc giảm gây ra nghẽn nút cổchai làm suy giảm hiệu năng và khả năng mở rộng của bộ xử lý.Đây là thách thức lớn cho các nhà nghiên cứu và sản xuất chipđa lõi trên thế giới. Tại Việt Nam vấn đề nghiên cứu và sản xuất CMP cũngđược bắt đầu quan tâm và được ưu tiên hàng đầu. Đến nay, ViệtNam đã sản xuất thành công CMP 32-bit VN1632 với côngnghệ 0,13µm. Có thể thấy rằng, việc nghiên cứu và chế tạo CMP đa luồngđã và đang là một vấn đề thu hút sự quan tâm đặc biệt lớn trênthế giới và Việt Nam. Định hướng nghiên cứu tối ưu hóa tổchức cache nhằm nâng cao hiệu năng của CMP đa luồng là mộtđịnh hướng đúng đắn có ý nghĩa khoa học và thực tiễn.2. Mục đích nghiên cứu của luận án - Nghiên cứu phân tích ảnh hưởng của tổ chức cache đa cấpvà các chính sách thay thế cache đến hiệu năng của CMP đaluồng. - Xây dựng các mô hình kiến trúc CMP đa luồng, đa cấpcache, tiến hành phân tích và đánh giá hiệu năng của các kiếntrúc để lựa chọn tổ chức cache tối ưu nhằm nâng cao hiệu năngcủa CMP đa luồng. - Nghiên cứu ảnh hưởng của mạng liên kết giữa các lõi trênchip đến hiệu năng của CMP đa luồng để từ đó lựa chọn cấuhình OCIN phù hợp với kiến trúc CMP đa luồng.3. Đối tượng và phạm vi nghiên cứu của luận án  Đối tượng nghiên cứu: Luận án tập trung nghiên cứu tổ chức cache đa cấp trongkiến trúc CMP đa luồng. 2  Phạm vi nghiên cứu: - Luận án tập trung nghiên cứu các tổ chức cache có 2 cấp(với L1 cache riêng cho mỗi lõi và L2 cache chia sẻ cho tất cảcác lõi), và 3 cấp cache (với L1, L2 cache riêng cho mỗi lõi vàL3 cache chia sẻ cho tất cả các lõi) cho các kiến trúc CMP đaluồng có 2-lõi, 4-lõi và 8-lõi trên chip. - Dựa vào mô hình mạng xếp hàng đóng có dạng tích cácxác suất (MCPFQN) để phân tích, đánh giá hiệu năng của CMPđa luồng với đa cấp cache theo các thông số hiệu năng (thờigian chờ đợi, thời gian đáp ứng, mức độ sử dụng, thông lượngtại các nút, thông lượng hệ thống…). Các thông số hiệu năngnày được xác định bằng phân tích giá trị trung bình (MVA).Đồng thời, tiến hành đánh giá ảnh hưởng của các cấu hìnhmạng liên kết các lõi trên chip đến hiệu năng của kiến trúc CMPđa luồng đã đề xuất. Trên cơ sở đó, lựa chọn tổ chức cache vàcấu hình OCIN phù hợp nhất để nâng cao hiệu năng của CMPđa luồng. 4. Phương pháp nghiên cứu của luận án - Sử dụng lý thuyết mạng xếp hàng đóng có dạng tích cácxác suất để xây dựng mô hình cho kiến trúc CMP đa luồng vớiđa cấp cache. - Sử dụng thuật toán giá trị trung bình (MVA) và tiến hànhmô phỏng trên máy tính bằng phần mềm JMT v.0.8.0 để đánhgiá hiệu năng của kiến trúc CMP đa luồng.5. Ý nghĩa khoa học và thực tiễn của luận án Nghiên cứu và đề xuất các kiến trúc CMP đa luồng nhằmnâng cao hiệu năng của hệ thống xử lý luôn được các nhànghiên cứu và chế tạo chip trong và ngoài nước quan tâm vàhướng tới. Đây là vấn đề có tính khoa học và thực tiễn cao. Luận án là nghiên cứu mở đầu về kiến trúc CMP đa luồng ởViệt Nam. Các mô hình đề xuất và các kết quả nghiên cứu củaluận án có thể góp phần mở ra triển vọng nghiên cứu và chế tạoCMP đa luồng đáp ứng nhu cầu đổi mới công nghệ ở Việt Nam.6. Cấu trúc của luận án Nội dung của luận án được trình bày gồm 4 chương như sau: 3 Chương 1: Tổng quan về kiến trúc CMP đa luồng. Chương 2: Nghiên cứu tổ chức cache, chính sách thay thế cache trong kiến trúc CMP đa luồng. Chương 3: Phân tích đánh giá hiệu năng của ...