Tóm tắt Luận án Tiến sĩ Vật lý: Nghiên cứu, xây dựng hệ thiết bị thu nhận và xử lý số liệu dựa trên kỹ thuật DPS qua ứng dụng FPGA phục vụ nghiên cứu vật lý

Tóm tắt Luận án Tiến sĩ Vật lý: Nghiên cứu, xây dựng hệ thiết bị thu nhận và xử lý số liệu dựa trên kỹ thuật DPS qua ứng dụng FPGA phục vụ nghiên cứu vật lý nhằm nghiên cứu, thiết kế - chế tạo một số khối điện tử tử phục vụ thí nghiệm đo đếm bức xạ hạt nhân trên các kênh ngang của Lò phản ứng hạt nhân Đà Lạt.
Nội dung trích xuất từ tài liệu:
Tóm tắt Luận án Tiến sĩ Vật lý: Nghiên cứu, xây dựng hệ thiết bị thu nhận và xử lý số liệu dựa trên kỹ thuật DPS qua ứng dụng FPGA phục vụ nghiên cứu vật lý B GIÁO D C VÀ ÀO T O B KHOA H C VÀ CÔNG NGH VI N NĂNG LƯ NG NGUYÊN T VI T NAM ng Lành NGHIÊN C U, XÂY D NG H THI T B THU NH N VÀ X LÝ S LI U D A TRÊN K THU T DSP QUA NG D NG FPGA PH C V NGHIÊN C U V T LÝ H T NHÂN TH C NGHI M Chuyên ngành: V t lý nguyên t Mã s : 62.44.01.06 TÓM T T LU N ÁN TI N SĨ V T LÝ à L t, 2013 ii Công trình ư c hoàn thành t i Vi n Nghiên c u h t nhân, Vi n Năng lư ng nguyên t Vi t Nam. Ngư i hư ng d n khoa h c: PGS TS Nguy n Nh i n Ph n bi n 1: ……………………………………………………………… Ph n bi n 2: ……………………………………………………………… Ph n bi n 3: ……………………………………………………………… Lu n án s ư c b o v trư c H i ng ch m lu n án c p Vi n h p t i: ……………………………………………………………………………… ……………………………………………………………………………… Vào lúc ……. gi …… ngày …… tháng ….. năm ………………………... Có th tìm hi u lu n án t i thư vi n: ……………………………………………………………………………… ……………………………………………………………………………… ……………………………………………………………………………… 1 M U Thi t b i n t h t nhân trên cơ s áp d ng các linh ki n i n t m ch tích h p m ng các ph n t logic l p trình ư c (FPGA) và k thu t x lý tín hi u s (DSP) là m t trong nh ng hư ng phát tri n m i xây d ng các h th c nghi m nghiên c u v t lý h t nhân và ng d ng c a k thu t h t nhân áp ng nh ng yêu c u ngày càng cao v chính xác c a các phép ghi- o b c x ion hóa. Ưu i m n i b t c a k thu t DSP và công ngh FPGA là kh năng nâng cao ch t lư ng trong các th c nghi m ghi- o b c x h t nhân, gi m thi u s lư ng các kh i i n t và gi m kinh phí u tư. Bên c nh ó, các h th ng thi t b trên cơ s DSP và FPGA có công su t tiêu th th p nên ti t ki m năng lư ng, i u này c bi t quan tr ng khi xây d ng h th ng thi t b l n. V i nh ng ưu i m v a c p trên, các nghiên c u áp d ng công ngh FPGA và k thu t DSP trong các nghiên c u ch t o thi t b ghi- o b c x là r t c n thi t. Tuy nhiên, cho n nh ng năm g n ây các nghiên c u áp d ng k thu t DSP và công ngh FPGA trong nư c nói chung và t i Vi n Nghiên c u h t nhân (NCHN) nói riêng còn r t khiêm t n. M c dù có th trang b các thi t b theo công ngh tích h p tiên ti n nêu trên b ng cách nh p kh u s n ph m t nư c ngoài, song vi c t nghiên c u phát tri n nh m t ng bư c n i a hóa các h i n t chuyên d ng ã ho c chưa có thương m i hóa là nhu c u th c t . Vì nh ng lý do ã trình bày trên, v n “Nghiên c u, xây d ng h thi t b thu nh n và x lý s li u d a trên DSP qua ng d ng FPGA ph c v nghiên c u v t lý h t nhân th c nghi m” ã ư c ch n làm tài lu n án c a nghiên c u sinh. Các m c tiêu c th ã ư c xác nh trong lu n án là nghiên c u, thi t k -ch t o m t s kh i i n t ph c v thí nghi m o m b c x h t nhân trên các kênh ngang c a Lò ph n ng h t nhân à L t, bao g m: 1) Nghiên c u ng d ng dòng FPGA c thù EPM7160E thi t k , ch t o kh i FPGA- MCA8K dùng phương pháp liên k t c ng logic trong môi trư ng Max+PlusII; 2) Thi t k , ch t o kh i DSP-MCA1K và kh i DSP-MCA8K 2 d a trên DSP qua ng d ng dòng FPGA XC3S400 và XC3S500 trong môi trư ng ISE; 3) Phát tri n ph n m m logic hóa các thu t toán x lý tín hi u s b ng VHDL dùng cho các kh i thi t b ư c thi t k -ch t o; 4) Phát tri n ph n m m ghi- o và x lý ph trên n n Windows XP b ng ngôn ng VC++ và LabView, k c trình vi i u khi n cho µC. Các n i dung nghiên c u chính ã ư c th c hi n trong lu n án bao g m: • Phân tích t ng quan v quá trình phát tri n h ph k a kênh và h ph k trùng phùng trong và ngoài nư c. • Nghiên c u phương pháp kh tích ch p trong c a s ng (MWD) thi t k , ch t o h ph k a kênh k thu t s . • Ti n hành th c nghi m thi t k , ch t o các kh i i n t và th nghi m th c t các kh i i n t ã ch t o trên dòng nơtron t i kênh ngang Lò ph n ng h t nhân cũng như v i m t s ngu n ng v chu n. Nh m th c hi n các n i dung chính v a nêu, các phương pháp và k thu t ư c ng d ng có ư c các m c tiêu c th là: • Phương pháp thang trư t chu n và k thu t thang b chính r ng kênh phát tri n thành ph n bi n i tương t -s trong các kh i ADC và MCA. • Phương pháp thi t k m ch i n t b ng ki u l p trình k t n i m ch tích h p FPGA và ki u l p trình i u khi n ph n c ng b ng ngôn ng VHDL. • K thu t l p trình Windows b ng ngôn ng hư ng i tư ng C++ và LabView phát tri n chương trình i u khi n thu nh n d li u và x lý ph . • Phương pháp x lý s li u th c nghi m nh m xác nh các i lư ng v t lý trong ph và c trưng k thu t c a h thi t b dùng trong ghi- o b c x ion hóa g m: thu t toán kh p nh ơn v i phân b Gauss b ng phương pháp bình phương t i thi u, tính di n tích và phương sai c a nh h p th toàn ph n b ng phương pháp th c nghi m c a ORTEC và Genie-2000, nh 3 chu n năng lư ng b ng phép h i quy b c hai, tính phân gi i nh quang qua l ch chu n c a nh, tính các phi tuy n vi-tích phân (DNL-INL) c a h th ng dùng thu t toán h i quy tuy n tính cùng các tham s c trưng k thu t khác c a h thi t b ư c ch t o. Lu n án g m hai ph n chính: ph n t ng quan và ph n nghiên c u. Ph n t ng quan trình bày và phân tích tình hình nghiên c u phát tri n thi t b i n t h t nhân trong và ngoài nư c, liên quan n m c tiêu và n i dung c a lu n án. Ph n nghiên c u trình bày các n i dung nghiên c u v phương pháp, th c nghi m và k t qu c a lu n án. N i dung c a lu n án ư c trình bày trong ba chương. Chương 1 trình bày t ng quan v quá ...