Danh mục

Triển khai thuật toán mật mã AES trên FPGA

Số trang: 9      Loại file: pdf      Dung lượng: 3.20 MB      Lượt xem: 13      Lượt tải: 0    
Thu Hiền

Hỗ trợ phí lưu trữ khi tải xuống: 4,000 VND Tải xuống file đầy đủ (9 trang) 0
Xem trước 2 trang đầu tiên của tài liệu này:

Thông tin tài liệu:

Bài viết này trình bày một kiến trúc mã hóa/giải mã rất nhỏ gọn cho thuật toán tiêu chuẩn mã hóa tiên tiến (AES). Kiến trúc AES đề xuất là một kiến trúc đường ống, được triển khai hiệu quả trong FPGA giá thành thấp.
Nội dung trích xuất từ tài liệu:
Triển khai thuật toán mật mã AES trên FPGA 53 * † † †*†54 r r r 55 28 hàng856 vào r r r 1 1 RC[ ] 15758 và 59 7 và ình9 và 160 Hình 13 3 61 ‡ § § §‡§

Tài liệu được xem nhiều: