Triển khai thuật toán mật mã AES trên FPGA
Số trang: 9
Loại file: pdf
Dung lượng: 3.20 MB
Lượt xem: 13
Lượt tải: 0
Xem trước 2 trang đầu tiên của tài liệu này:
Thông tin tài liệu:
Bài viết này trình bày một kiến trúc mã hóa/giải mã rất nhỏ gọn cho thuật toán tiêu chuẩn mã hóa tiên tiến (AES). Kiến trúc AES đề xuất là một kiến trúc đường ống, được triển khai hiệu quả trong FPGA giá thành thấp.
Nội dung trích xuất từ tài liệu:
Triển khai thuật toán mật mã AES trên FPGA 53 * † † †*†54 r r r 55 28 hàng856 vào r r r 1 1 RC[ ] 15758 và 59 7 và ình9 và 160 Hình 13 3 61 ‡ § § §‡§
Nội dung trích xuất từ tài liệu:
Triển khai thuật toán mật mã AES trên FPGA 53 * † † †*†54 r r r 55 28 hàng856 vào r r r 1 1 RC[ ] 15758 và 59 7 và ình9 và 160 Hình 13 3 61 ‡ § § §‡§
Tìm kiếm theo từ khóa liên quan:
Tiêu chuẩn mã hóa tiên tiến Mật mã khối Thuật toán mật mã AES Kiến trúc AES Hệ thống truyền thông không dâyTài liệu liên quan:
-
Giáo trình An toàn & Bảo mật thông tin - TS. Nguyễn Khanh Văn (ĐH Bách khoa Hà Nội)
56 trang 80 0 0 -
Giáo trình An toàn và bảo mật thông tin: Phần 1
85 trang 38 0 0 -
Giáo trình An toàn và bảo mật thông tin: Phần 2
60 trang 29 0 0 -
Giáo trình Bảo mật thông tin: Phần 1
59 trang 29 0 0 -
Mạng máy tính, truyền tin số - An toàn thông tin: Phần 1
94 trang 24 0 0 -
Mô hình suy hao đường truyền cho hệ thống truyền thông không dây qua bề mặt phản xạ thông minh
6 trang 22 0 0 -
Bài giảng An toàn thông tin: Chương 4 - ThS. Nguyễn Thị Phong Dung
24 trang 21 0 0 -
27 trang 21 0 0
-
Nâng cao hiệu năng thuật toán mật mã AES
10 trang 18 0 0 -
Mạng máy tính, truyền tin số - An toàn thông tin: Phần 2
99 trang 17 0 0