Bài giảng Kỹ thuật vi xử lý: Chương 4 - Phạm Ngọc Nam

Chương 4 trình bày về tổ chức vào ra dữ liệu. Các nội dung chính của chương này gồm: Các tín hiệu của 8086 và các mạch phụ trợ 8284, 8288; ghép nối 8088 với bộ nhớ; ghép nối 8086 với bộ nhớ; ghép nối với thiết bị ngoại vi. Mời các bạn cùng tham khảo để nắm bắt các nội dung chi tiết.
Nội dung trích xuất từ tài liệu:
Bài giảng Kỹ thuật vi xử lý: Chương 4 - Phạm Ngọc Nam© DHBK 2005 1 Nội dung môn học /Chapter41. Giới thiệu chung về hệ vi xử lý2. Bộ vi xử lý Intel 8088/80863. Lập trình hợp ngữ cho 80864. Tổ chức vào ra dữ liệu5. Ngắt và xử lý ngắt6. Truy cập bộ nhớ trực tiếp DMA7. Các bộ vi xử lý trên thực tế© DHBK 2005 2 Chương 4: Tổ chức vào ra dữ liệu /Chapter4• Các tín hiệu của 8086 và các mạch phụ trợ 8284, 8288• Ghép nối 8088 với bộ nhớ• Ghép nối 8086 với bộ nhớ• Ghép nối với thiết bị ngoại vi© DHBK 2005 3 Chương 4: Tổ chức vào ra dữ liệu /Chapter4• Các tín hiệu của 8086 và các mạch phụ trợ 8284, 8288  Các tín hiệu của 8086  Phân kênh và việc đệm cho các bus  Mạch tạo xung nhịp 8284 và mạch điều khiển bus 8288  Biểu đồ thời gian của các lệnh ghi/đọc• Ghép nối 8088 với bộ nhớ• Ghép nối 8086 với bộ nhớ• Ghép nối với thiết bị ngoại vi© DHBK 2005 4 Chương 4: Tổ chức vào ra dữ liệu /Chapter4• Các tín hiệu của 8086 và các mạch phụ trợ 8284, 8288  Các tín hiệu của 8086  Phân kênh và việc đệm cho các bus  Mạch tạo xung nhịp 8284 và mạch điều khiển bus 8288  Biểu đồ thời gian của các lệnh ghi/đọc• Ghép nối 8088 với bộ nhớ• Ghép nối 8086 với bộ nhớ• Ghép nối với thiết bị ngoại vi© DHBK 2005 5 Các chân tín hiệu của 8086 /Chapter4 M/IO(S2) 16đường AD0AD15 địachỉthấp/dữliệu DT/R(S1) RD A16/S3 Tínhiệuđiều khiểnhệthống WR(LOCK) A17/S4 DEN(S0) 4đường A18/S5 busC/địachỉcao SS0 A19/S6 READY BHE/S7 NMI 8086 INTR Tínhiệuđiều HOLD(RQ/GT0) RESET khiểnCPU HLDA(RQ/GT1) MN/MX Tínhiệuđiều INTA(QS1) khiểnbus TEST CLK ALE(QS0) đồnghồ Vcc vànguồn GND GND© DHBK 2005 6 Các chân tín hiệu của 8086 /Chapter4• AD0-AD15:  ALE =1: 16 chân địa chỉ cho bộ nhớ hoặc I/O  ALE=0: 16 đường dữ liệu• A19/S6-A16/S3  4 bit địa chỉ cao S4S3  4 bit trạng thái:  S6 luôn bằng 1 00 ES  S5: trạng thái của IF 01 SS  S4, S3: bit trạng thái về thanh ghi đoạn đang truy cập 10 CSorNo 11 DS• READY: input pin,  0 => vi xử lý vào trạng thái đợi  1: has no effect• INTR: interrupt request  IF=1 và INTR=1=> cho phép ngắt• TEST  nếu =0, CPU ở trạng thái đợi và thực hiện lệnh NOP  =1, lệnh WAIT đợi đến khi TEST=0© DHBK 2005 7 Các chân tín hiệu của 8086 /Chapter4• NMI (Non-maskable interrupt)  NMI=1 => thực hiện INT 2• RESET  1: khởi động lại hệ thống và thực hiện lệnh tại ô nhớ FFFF0H• MN/MX  1: chế độ min  0: chế độ max• BHE/S7:  0: cho phép truy cập byte cao dữ liệu  Trạng thái S7 luôn bằng 1• RD  0: CPU đọc dữ liệu từ bộ nhớ hoặc thiết bị ngoại vi• Các chân ở chế độ min  M/IO  1: truy cập bộ nhớ  0: truy cập thiết bị ngoại vi I/O  WR  0: dữ liệu hợp lệ tại bus dữ liệu để đưa ra bộ nhớ hoặc thiết bị ngoại vi© DHBK 2005 8 Các chân tín hiệu của 8086 /Chapter4• Các chân ở chế độ min  INTA: interrupt acknowledge  0: khi INTR=1 và IF=1  ALE: address l ...