Danh mục

Bài giảng : Mạch tuần tự Flip Flop và ghi dịch part 2

Số trang: 10      Loại file: pdf      Dung lượng: 3.13 MB      Lượt xem: 9      Lượt tải: 0    
Jamona

Hỗ trợ phí lưu trữ khi tải xuống: 5,000 VND Tải xuống file đầy đủ (10 trang) 0
Xem trước 2 trang đầu tiên của tài liệu này:

Thông tin tài liệu:

Tham khảo tài liệu bài giảng : mạch tuần tự flip flop và ghi dịch part 2, kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả
Nội dung trích xuất từ tài liệu:
Bài giảng : Mạch tuần tự Flip Flop và ghi dịch part 25.1 MẠCH CHỐT RS VÀ FLIP FLOP RS1. Flip Flop nảy ở mức cao hay mức thấp của đồng hồ:Clock tác động ở mức cao: Clock tác động ở mức thấp: Khi đông hồ ở mức cao:  Khi đông hồ ở mứcthì ngõ vào thay đổi sẽ làm ngõ ra thấp: thì ngõ vào thay đổi sẽ làmthay đổi. ngõ ra thay đổi.Khi đồng hồ ở mức Khi đồng hồ ở mức cao:thấp: bất chấp ngõ vào thay đổi bất chấp ngõ vào thay đổi thì ngõthì ngõ ra cũng không đổi ra cũng không đổi Q S Q S CK CK Q R Q R5.2 FLIP FLOP JK: 1. Cấu tạo mạch chốt: Flip flop JK dùng để khắc phục hiện tượng ngõ ra bất ổn  Q (Q và tạm thời ở cùng trạng thái) do cả S và R cùng ở mức cao5.2 FLIP FLOP JK: 1. Cấu tạo mạch chốt: Flip flop JK có cấu tạo gồm flip flop RS có mắc thêm 2  cổng AND để tránh trạng thái cấm. Do sự hồi tiếp của Q ngõ vào FF RS là S =J , R =KQ. Mạch hoạt động theo bảng chân trị như hình vẽ sau:5.2 FLIP FLOP JK:5.2 FLIP FLOP JK: 1. Sự đua vòng quanh: flop JK có đồng hồ tác động vào tầng đầu thay Flip vì vào FF RS. τ Mạch của FF JK và sự đưa vòng quanh 5.2 FLIP FLOP JK: 1. Cấu tạo chủ tớ: Để tránh sự đua vòng quanh, ta cấu tạo flip flop JK như sau:  MASTER SLAVE 1CK 05.2 FLIP FLOP JK: 1. Cấu tạo chủ tớ: Tầng tớ đổi trạng thái tức FF đổi trạng thái khi từ CK = 1 xuống CK = 0 nên trong ký hiệu của FF chủ tớ, người ta thêm dấu để biểu thị điều này. Mạch FF chủ tớ được nảy bởi | | mức hay bởi xung. J | | Q CK | | Q K5.2 FLIP FLOP JK:1. Flip Flop nảy bằng cạnh (sườn) của đồng hồ: Ta có thể tránh hiện tượng đua vòng quanh nếu xung đồng hồ hẹp và đã cách làm cho flip flop chuyển mạch theo cạnh (sườn) (Edge triggered) thay vì theo mức.FF 74LS109AN – JK Possitive Edge Triggered flip flop J K CK Q ↑ 0 0 Q0 CK ↑ 0 1 0 ↑ 1 0 1 ↑ 1 1 Q0FF 74LS112AN – JK Negative Edge Triggered Flip flop J R CK Q ↓ 0 0 Q0 J Q ↓ 0 1 0 CK ↓ 1 0 1 R Q ↓ 1 1 Q0

Tài liệu được xem nhiều: