Bài giảng : Mạch tuần tự Flip Flop và ghi dịch part 3

Khi chỉ dùng một điốt đơn lẻ để chỉnh lưu dòng điện xoay chiều, bằng cách khóa không cho phần dương hoặc phần âm của dạng sóng đi qua mạch điện, thì mạch chỉnh lưu được gọi là chỉnh lưu nửa chu kỳ hay chỉnh lưu nửa sóng. Trong các bộ nguồn mọt chiều người ta hay sử dụng các mạch chỉnh lưu nhiều điốt (2 hoặc 4 điốt) với các cách sắp xếp khác nhau để có thể biến đổi từ xoay chiều thành một chiều bằng phẳng hơn trường hợp sử dụng một điốt riêng lẻ. ...
Nội dung trích xuất từ tài liệu:
Bài giảng : Mạch tuần tự Flip Flop và ghi dịch part 3  Mạch tạo cạnh dùng 1 cổng NOT và 1 cổng AND. Chính sự trì hoãn qua cổng NOT và AND đã tao nên 1 xung hẹp ở ngõ ra 1 1CK CK 0 0 1 1CK CK 0 0 1 1CK ↑ CK ↓ 0 05.2 FLIP FLOP JK:1. Flip Flop nảy bằng cạnh (sườn) của đồng hồ: Ở flip flop dạng nảy bằng cạnh của đồng hồ các ngõ vào như S, C, J, K được gọi là ngõ vào đồng bộ (Synchronous input) có nghĩa là sự tác động logic của các ngõ vào này xảy ra đồng bộ với cạnh của đồng hồ5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI Mục tiêu :   Hiểu cách cấu tạo nên Flip Flop D và Chốt D.  Hiểu cách hoạt động của Flip Flop D và Chốt D.5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI 1. Flip Flop D: Giới thiệu:   Flip Flop D có một ngõ vào nên rất thuận tiện trong việc sử dụng. Cấu tạo:  nối 2 ngõ vào của Flip Flop RS hoặc JK với một ngõ vào  Khi (ngõ vào D – viết tắt của “Data” or “Delay”), ta được Flip Flop D. D Q S(J) CK CK Q R(K)5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI 1. Flip Flop D: Hoạt động logic: Ngõ ra có cùng logic như ngõ vào mỗi khi có cạnh đồng hồ lên (cạnh lên hoặc cạnh xuống còn tùy thuộc vào flip flop). Bảng: Sự thật5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI 1. Flip Flop D: Cách hoạt động: (điều kiện – cạnh của đồng hồ đi lên) Nếu D = 0(màu xanh = 0, màu đỏ = 1)5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI 1. Flip Flop D: Cách hoạt động: (điều kiện – cạnh của đồng hồ đi lên) Nếu D = 1(màu xanh = 0, màu đỏ = 1)5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI 1. Flip Flop D: Ứng dụng: Flip Flop D thường là nơi chuyển dữ liệu từ ngõ vào D đến ngõ ra Q, để cung cấp dữ liệu cho mạch tiếp theo (đã hiểu tại sao ngõ vào viết tắt là D - Data). Dữ liệu ở ngõ vào D phải chờ đến khi có xung đồng hồ thì mới xuất hiện ở ngõ ra được, thế nên có thể xem Flip Flop D như một mạch trì hoãn. (đã hiểu tại sao ngõ vào viết tắt là D - Delay).5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI 1. Flip Flop D: Dạng sóng của Flip Flop D:5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI 1. Chốt D: Cấu tạo: Cũng giống như Flip Flip D, Chốt D cũng chỉ có một ngõ vào là D. Điều khác biệt với Flip Flop D là: Ngõ vào đồng hồ CK (D Flip Flop) được thay bởi ngõ vào cho phép Enable (D Latch) D Q S(J) E Q R(K)