Bài giảng môn Kỹ thuật số 2: Chương 5 - GV. Nguyễn Hữu Chân Thành

Bài giảng môn Kỹ thuật số 2: Chương 5 trình bày nội dung thiết kế số dùng VHDL. Các nội dung cụ thể được trình bày ở chương này như: Giới thiệu về HDLS (hardware description languages), các cấu trúc cơ bản của VHDL, các phát biểu đồng thời, các phát biểu tuần tự, thiết kế mạch tuần tự, thiết kế máy trạng thái, thiết kế phân cấp.
Nội dung trích xuất từ tài liệu:
Bài giảng môn Kỹ thuật số 2: Chương 5 - GV. Nguyễn Hữu Chân ThànhBài giảng môn Kỹ thuật số 2 Chương 5 THIẾT KẾ SỐ DÙNG VHDL Giảng viên: Nguyễn Hữu Chân Thành 1 Bài giảng môn Kỹ thuật số 2NỘI DUNG1. GIỚI THIỆU VỀ HDLs (Hardware Description Languages)2. CÁC CẤU TRÚC CƠ BẢN CỦA VHDL3. CÁC PHÁT BIỂU ĐỒNG THỜI4. CÁC PHÁT BIỂU TUẦN TỰ5. THIẾT KẾ MẠCH TUẦN TỰ6. THIẾT KẾ MÁY TRẠNG THÁI7. THIẾT KẾ PHÂN CẤP Giảng viên: Nguyễn Hữu Chân Thành 2 Bài giảng môn Kỹ thuật số 21. GIỚI THIỆU Các phương pháp thiết kế:  Các phương trình Boolean  Thiết kế dựa trên Schematic  Các ngôn ngữ mô tả phần cứng HDLs (Hardware Description Languages): VHDL, Verilog HDL, ABEL, … Giảng viên: Nguyễn Hữu Chân Thành 3 Bài giảng môn Kỹ thuật số 21. GIỚI THIỆU (tt) Quá trình thiết kế hệ thống số: Giảng viên: Nguyễn Hữu Chân Thành 4 Bài giảng môn Kỹ thuật số 21. GIỚI THIỆU (tt) Các công cụ CAD:  Nhập yêu cầu thiết kế (design entry)  Dùng bảng chân trị  Trực tiếp  Vẽ dạng sóng quan hệ vào/ra (Waveform Editor)  Dùng sơ đồ mạch (Graphic Editor) → thiết kế phân cấp  Dùng HDLs Giảng viên: Nguyễn Hữu Chân Thành 5 Bài giảng môn Kỹ thuật số 21. GIỚI THIỆU (tt) Các công cụ CAD:  Tổng hợp (synthesis):  Tổng hợp logic (logic synthesis/logic optimization)  Ánh xạ công nghệ (technology mapping)  Tổng hợp sơ đồ mạch (layout synthesis/physical design)  Mô phỏng (simulation)  Mô phỏng chức năng (functional simulation)  Mô phỏng định thời (timing simulation) Giảng viên: Nguyễn Hữu Chân Thành 6 Bài giảng môn Kỹ thuật số 21. GIỚI THIỆU (tt) VHDL (Very High Speed Integrated Circuits HDL):  Ngôn ngữ được dùng để mô tả các hệ thống số: lập tài liệu (documentation), mô phỏng (simulation), kiểm chứng (verification) và tổng hợp (synthesis).  VHDL được chuẩn hóa vào năm 1987 qua chuẩn IEEE 1076 (VHDL-87) và được cập nhật năm 1993 (VHDL-93). Sau đó được bổ sung qua chuẩn IEEE 1164 với hệ thống logic đa trị.  Ứng dụng: thiết kế với các PLD, CPLD và FPGA. Sự khác biệt giữa VHDL và các ngôn ngữ lập trình thông thường  Ngôn ngữ lập trình thông thường: tuần tự  VHDL: song song Giảng viên: Nguyễn Hữu Chân Thành 7 Bài giảng môn Kỹ thuật số 22. CÁC CẤU TRÚC CƠ BẢN CỦA VHDL2.1. Entity Entity Packages Entity Declaration Black box Interface declaration Internal Architecture body machinery Functional definition Giảng viên: Nguyễn Hữu Chân Thành 8 Bài giảng môn Kỹ thuật số 22.1. Entity (tt) Khai báo entity  Entity định nghĩa giao tiếp của module phần cứng với môi trường bên ngoài sử dụng nó.  Cú pháp khai báo: entity entity_name is generics ports begin entity statements end [entity] entity_name; Giảng viên: Nguyễn Hữu Chân Thành 9 Bài giảng môn Kỹ thuật số 22.1. Entity (tt) Các port trong khai báo entity:  Mỗi tín hiệu I/O trong một khai báo entity đ ược xem là m ột port.  Mỗi port được khai báo phải có tên, chiều dữ liệu (mode) và kiểu dữ liệu. port (port_name: mode data_type; port_name: mode data_type; … port_name: mode data_type);  Các mode:  In: luồng dữ liệu chỉ đi vào entity.  Out: luồng dữ liệu chỉ đi ra khỏi entity.  Buffer: tương tự out, nhưng cho phép hồi tiếp nội  Inout: luồng dữ liệu có thể vào hay ra entity và cũng cho phép hồi tiếp nội. Giảng viên: Nguyễn Hữu Chân Thành 10 Bài giảng môn Kỹ thuật số 22.1. Entity (tt)  Kiểu dữ liệu:  IEEE 1076/93: boolean, bit, bit_vector, integer, …  IEEE std_logic_1164: std_ulogic, std_ulogic_vector, std_logic và std_logic_vector (hệ thống logic đa trị). ...