Bài giảng Thiết kế logic số (VLSI design): Chương 3.4 - Trịnh Quang Kiên
Số trang: 21
Loại file: pptx
Dung lượng: 246.72 KB
Lượt xem: 11
Lượt tải: 0
Xem trước 3 trang đầu tiên của tài liệu này:
Thông tin tài liệu:
Bài giảng Thiết kế logic số (VLSI design): Chương 3.4 trình bày một số nội dung về thiết kế các khối nhớ và máy trạng thái hữu hạn. Ngoài ra, cuối bài giảng cung cấp các bài tập trắc nghiệm để người học có thể nắm bắt được các kiến thức cơ bản của bài giảng.
Nội dung trích xuất từ tài liệu:
Bài giảng Thiết kế logic số (VLSI design): Chương 3.4 - Trịnh Quang Kiên Thiếtkếlogicsố (VLSIdesign) BộmônKTXung,số,VXL quangkien82@gmail.com https://sites.google.com/site/bmvixuly/thietkelogicsoquangkien82@gmail.com11/9/15 08/2012 1/15 Mụcđích,nộidungNội dung: Thiết kế các khối nhớ, máy trạngthái hữu hạnThời lượng: 3 tiết bài giảngYêu cầu: Sinh viên có sự chuẩn bị sơ bộtrước nội dụng bài học. quangkien82@gmail.com11/9/15 2/15 ROM CLK CS OE MxN-bit ADDRESS ADDR_deco der DATA_OUTquangkien82@gmail.com11/9/15 3/15 RAM CLK WE CS OE MxN-bit ADDRESS ADDR_deco der DATA_IN DATA_OUT Thànhphầngâytrễchủchốt? Decoderquangkien82@gmail.com11/9/15 4/15 MEMORYDECODER Nhiệmvụ,trỏđúngđịachỉônhớcầntruycập!!! Đặcđiểm:Tốcđộtỷlệthuậnvớidunglượng!!! 0 1ĐánhgiátàinguyênvàtốcđộdecodercấutrúcRAM1D ADDR DECODERkíchthước8*8=64? M*NTàinguyên= (M*N)*log2(M*N)=384cổngĐộtrễ= log2(M.N)=6levels quangkien82@gmail.com11/9/15 5/15 MEMORYDECODER Đánhgiátàinguyênvàtốcđộdecodercấutrúc RAM2Dkíchthước8*8? ADDR DECODER 0 1 N-1 N N+1 2N-1 ADDR DECODER (M-1)*N (M-1)*N+1 M*N-1Tàinguyên= M*log2(M)+N*log2(N)+M*N=112Độtrễ= cổng 1+Max(log2(N),log2(M)=4levels quangkien82@gmail.com11/9/15 6/15 FIFOFirstInFirstOut Ứngdụng - Khốiđệmtruyềnnhận - Đồngbộhóacácmiềnlàmviệcvớiclockkhác nhau ƯuđiểmsovớiRAMthôngthường? Đơngiảnkhisửdụng(khôngcócổngđịachỉ) Nhượcđiểm? Khóthiếtkế Khôngtruycậpđượcdữliệungẫunhiênquangkien82@gmail.com11/9/15 7/15 FIFO(BasedonDualPortRAM) WRITE DATA_IN FIFO_WRITE CHANELA WP (WP counter ) Dual-port RAM MxN-bit READ DATA_OUT FIFO_READ RP CHANELB (RP counter ) FIFO_STATE (DataCNT ) FIFO_EMPTY FIFO_FULLquangkien82@gmail.com11/9/15 8/15 FIFOOPERATONReset:RP=0,WP=0,dataCNT=0WRITE:RP=RP,WP=WP+1,dataCNT=dataCNT+1 quangkien82@gmail.com11/9/15 9/15 FIFOOPERATON READ:RP=RP+1,WP=WP, dataCNT=dataCNT1quangkien82@gmail.com11/9/15 10/15 FIFOOPERATON READ,WRITE:RP=RP+1,WP=WP+1, dataCNT=dataCNTquangkien82@gmail.com11/9/15 11/15 FIFOOPERATON READ:RP=RP+1,WP=WP dataCNT=dataCNT1quangkien82@gmail.com11/9/15 12/15 LIFO–LastInFirstOutỨngdụng - Stack 8 7 6 5 4 TOP POIN ...
Nội dung trích xuất từ tài liệu:
Bài giảng Thiết kế logic số (VLSI design): Chương 3.4 - Trịnh Quang Kiên Thiếtkếlogicsố (VLSIdesign) BộmônKTXung,số,VXL quangkien82@gmail.com https://sites.google.com/site/bmvixuly/thietkelogicsoquangkien82@gmail.com11/9/15 08/2012 1/15 Mụcđích,nộidungNội dung: Thiết kế các khối nhớ, máy trạngthái hữu hạnThời lượng: 3 tiết bài giảngYêu cầu: Sinh viên có sự chuẩn bị sơ bộtrước nội dụng bài học. quangkien82@gmail.com11/9/15 2/15 ROM CLK CS OE MxN-bit ADDRESS ADDR_deco der DATA_OUTquangkien82@gmail.com11/9/15 3/15 RAM CLK WE CS OE MxN-bit ADDRESS ADDR_deco der DATA_IN DATA_OUT Thànhphầngâytrễchủchốt? Decoderquangkien82@gmail.com11/9/15 4/15 MEMORYDECODER Nhiệmvụ,trỏđúngđịachỉônhớcầntruycập!!! Đặcđiểm:Tốcđộtỷlệthuậnvớidunglượng!!! 0 1ĐánhgiátàinguyênvàtốcđộdecodercấutrúcRAM1D ADDR DECODERkíchthước8*8=64? M*NTàinguyên= (M*N)*log2(M*N)=384cổngĐộtrễ= log2(M.N)=6levels quangkien82@gmail.com11/9/15 5/15 MEMORYDECODER Đánhgiátàinguyênvàtốcđộdecodercấutrúc RAM2Dkíchthước8*8? ADDR DECODER 0 1 N-1 N N+1 2N-1 ADDR DECODER (M-1)*N (M-1)*N+1 M*N-1Tàinguyên= M*log2(M)+N*log2(N)+M*N=112Độtrễ= cổng 1+Max(log2(N),log2(M)=4levels quangkien82@gmail.com11/9/15 6/15 FIFOFirstInFirstOut Ứngdụng - Khốiđệmtruyềnnhận - Đồngbộhóacácmiềnlàmviệcvớiclockkhác nhau ƯuđiểmsovớiRAMthôngthường? Đơngiảnkhisửdụng(khôngcócổngđịachỉ) Nhượcđiểm? Khóthiếtkế Khôngtruycậpđượcdữliệungẫunhiênquangkien82@gmail.com11/9/15 7/15 FIFO(BasedonDualPortRAM) WRITE DATA_IN FIFO_WRITE CHANELA WP (WP counter ) Dual-port RAM MxN-bit READ DATA_OUT FIFO_READ RP CHANELB (RP counter ) FIFO_STATE (DataCNT ) FIFO_EMPTY FIFO_FULLquangkien82@gmail.com11/9/15 8/15 FIFOOPERATONReset:RP=0,WP=0,dataCNT=0WRITE:RP=RP,WP=WP+1,dataCNT=dataCNT+1 quangkien82@gmail.com11/9/15 9/15 FIFOOPERATON READ:RP=RP+1,WP=WP, dataCNT=dataCNT1quangkien82@gmail.com11/9/15 10/15 FIFOOPERATON READ,WRITE:RP=RP+1,WP=WP+1, dataCNT=dataCNTquangkien82@gmail.com11/9/15 11/15 FIFOOPERATON READ:RP=RP+1,WP=WP dataCNT=dataCNT1quangkien82@gmail.com11/9/15 12/15 LIFO–LastInFirstOutỨngdụng - Stack 8 7 6 5 4 TOP POIN ...
Tìm kiếm theo từ khóa liên quan:
Thiết kế logic số Bài giảng Thiết kế logic số Thiết kế các khối số Thiết kế số Thiết kế các khối nhớ Máy trạng thái hữu hạnGợi ý tài liệu liên quan:
-
Bài giảng Thiết kế logic số (VLSI design): Chương 4.3 - Trịnh Quang Kiên
22 trang 49 0 0 -
Giáo trình Thực hành thiết kế logic số: Phụ lục
70 trang 45 0 0 -
Bài giảng Thiết kế số: Chương 4 - TS. Hoàng Mạnh Thắng (ĐH Bách khoa Hà Nội)
18 trang 30 0 0 -
Giáo trình Thiết kế logic số: Phần 1
312 trang 26 0 0 -
Bài giảng Kỹ thuật số - Chương 5.1: Hệ tuần tự (Sequential circuits)
29 trang 22 0 0 -
Bài giảng HDL & FPGA - Chương 3: Thiết kế số
110 trang 20 0 0 -
Bài giảng Thiết kế logic số: Lecture 2.1 - TS. Hoàng Văn Phúc
36 trang 18 0 0 -
Bài giảng Nhập môn mạch số: Chương 4 - Hà Lê Hoài Trung
49 trang 18 0 0 -
Bài giảng Thiết kế logic số: Lecture 4.2 - TS. Hoàng Văn Phúc
22 trang 18 0 0 -
Giáo trình Thực hành thiết kế logic số: Bài 1
14 trang 18 0 0