Danh mục

Bài giảng về Vi điều khiển 8051

Số trang: 47      Loại file: pdf      Dung lượng: 217.75 KB      Lượt xem: 19      Lượt tải: 0    
Jamona

Xem trước 2 trang đầu tiên của tài liệu này:

Thông tin tài liệu:

Cùng nắm kiến thức trong bài giảng "Vi điều khiển 8051" thông qua việc tìm hiểu nội dung các bài sau: bài 2 nguyên lý chung hệ vi xử lý, bài 3 cấu trúc vi điều khiển 8051, bài 4 các tính năng Onchip. Mời các bạn cùng tham khảo để nắm kiến thức cần thiết được trình bày trong bài giảng này.
Nội dung trích xuất từ tài liệu:
Bài giảng về Vi điều khiển 8051CH NG 3: VI i U KHI N 8051BÀI 2: Nguyên lý chung h vi x lý3: khi n 8051uBài 2: Nguyên lý chung h vi x lý1C u trúc t ng quan m t h vi x lý3: khi n 8051uBài 2: Nguyên lý chung h vi x lý2C u trúc t ng quan CPU3: khi n 8051uBài 2: Nguyên lý chung h vi x lý3C u trúc t ng quan CPU (ti p)• Kh u khi n (Control Unit – CU):– Nh n l nh c ình t b nh ào CPU – Gi i mã các l nh – T o ra các tín hi u khi n công vi c c a các b ph n khác c a máy tính theo yêu c u c is d ng ho ì ã cà t..3: khi n 8051uBài 2: Nguyên lý chung h vi x lý4C u trúc t ng quan CPU (ti p)• Kh i tính toán s h c và logic (Arithmetic and Logic Unit - ALU):– Bao g m các thi t b th c hi n các phép tính s h c (c ng, tr , nhân, chia, ...), các phép tính logic (AND, OR, NOT, XOR) và các phép tính quan h (so sánh l , nh , b ng nhau, ...) – D li u t b nh hay các thi t b vào-ra s c chuy n vào các thanh ghi c a CPU, r i chuy n ALU. – D li c tính toán r i tr l i các thanh ghi và chuy n v b nh hay các thi t b vào-ra.3: khi n 8051 u Bài 2: Nguyên lý chung h vi x lý 5C u trúc t ng quan CPU (ti p)• T p các thanh ghi (Registers):– Nhi m v : b nh trung gian cho CPU. – Các thanh ghi có ch ng (SFR) – N m ngay trong CPU i thông tin trong CPU khi th c hi n. – Trên các CPU hi n nay có t vài ch n và thanh ghi. – dài c a các thanh ghi khác nhau t n 64 bit.3: khi n 8051uBài 2: Nguyên lý chung h vi x lý6Chu k l nh – Instruction Cycle• Nh n l nh - Fetch Cycle: c mã l nh t a ch do PC (Program Counter) tr t i trên b nh ình chuy n vào thành ghi l nh (instruction register – IR), và 1 tr t i a ch l nh ti p theo. Gi i mã l nh - Decode Cycle: gi i mã xá nh vi l nh (kh i thi hành) ng. Th c hi n l nh - Execute Cycle: th c hi n các thao tá ã c“ nh” b i vi l nh.••3: khi n 8051uBài 2: Nguyên lý chung h vi x lý7Các ki u quy trình th c hi n l nh3: khi n 8051uBài 2: Nguyên lý chung h vi x lý8D ng th c c a l nh - Instruction format•Opcode (Operation Code) – Mã thi hành:– – – Mã l nh ch th u khi n – CU) các thao tác c n ph i th c hi n. M i l nh có mã l nh riêng duy nh t. i v i các h 8 bit, mã l nh là u tiên c a l nh. Toán h ng xá nh thông tin c n thi th c hi n l nh. Toán h ng có th là a ch ho c d li u. dài c a l nh ph thu c vào s toán h ng và tính ch t c a toán h ng i v i h 8 bit, l nh có th có dài 1,2 ho c 3 byte3: u Bài 2: Nguyên lý chung h vi x lý 9•Operands – toán h ng:– – – –khi n 8051C u trúc th c hi n l nh=03: khi n 8051uBài 2: Nguyên lý chung h vi x lý10

Tài liệu được xem nhiều: