Bài giảng Vi điều khiển: Chapter 5 - Ngô Như Khoa

Mục tiêu của chương này là nhắc lại về các chân ra của 8051 và cơ chế dồn kênhBus AD, các kiến thức cơ bản cơ bản về sự giao tiếp bộ nhớ được ánh xạ, ánh xạ địa chỉ, phát sinh địa chỉ, Case Study. Mời các bạn cùng tham khảo để nắm bắt nội dung chi tiết.
Nội dung trích xuất từ tài liệu:
Bài giảng Vi điều khiển: Chapter 5 - Ngô Như Khoa GIAO TIẾP ÁNH XẠ BỘ NHỚ Microcontroller Chapter 5 Ngo Nhu Khoa Department of Computer EngineeringDCE ThaiNguyen University of TechnologyGiao tiếp của 8051 – Vấn đề chínhz Nhắc lại về các chân ra của 8051 và cơ chế dồn kênh Bus ADz Cơ bản về sự giao tiếp bộ nhớ được ánh xạz Ánh xạ địa chỉz Phát sinh địa chỉz Case Study 10/1/2005 2 DCE1. Chân ra của 8051z Power - Vcc, Vssz Reset - RSTz Crystal - XTAL[1,2]z External device interfacing – EA, ALE, PSEN, WR, RDz I/O Port – P0[7;0], P1[7:0], P2[7:0], P3z P3 được chia sẻ làm các đường điều khiển – Vào/ra nối tiếp RxD, TxD, – Các ngắt ngoài INT0, INT1 – Điều khiển bộ đếm T0, T1z P0 và P2 được dồn kênh tạo thành bus địa chỉ và bus dữ liệu 10/1/2005 3 DCE2. Bus địa chỉ đa hợp trong 8051z ALE – Cho phép chốt địa chỉz 8051 điều khiển nó lên mức cao khi địa chỉ đã hữu hiệu trên AD[7,0]z ALE được sử dụng như là tín hiệu cho phép “Enable” chốt đối với vi mạch chốt ngoài (74LS573 hay 373)z P0 và P2 không được sử dụng như các cổng I/O 10/1/2005 4 DCE3. Giao tiếp với vi điều khiển - Cơ bảnz CPU 8051 có: – Address bus A[15:0] – Data bus D[7:0] – Control lines : PSEN, RD, WRz Một hệ thống dựa trên đơn chíp có:z 1 CPU và nhiều thiết bị được giao tiếp với nóz Chỉ 1 bus địa chỉ và 1 bus dữliệu trong 1 hệ đơn vi xử lý – ABUS và DBUS chung cho tất cả các thiết bị giao tiếp và CPU 10/1/2005 5 DCE3. Giao tiếp với vi điều khiển ...z Tất cả các thiết bị tương thích vi xử lý đều có các đường cho phép (CE - Chip Enable or CS – Chip Select) – Một hàm của bus địa chỉ f(A[15:0]) được nối đến chân CE của mỗi thiết bị được giao tiếp – Hàm này là duy nhất cho mỗi thiết bị được giao tiếpz CPU truy xuất đến mỗi thiết bị được giao tiếp bằng cách thiết lập hàm duy nhất này – Hàm này thường được tham chiếu đến như là địa chỉ của thiết bị 10/1/2005 6 DCE3. Giao tiếp với vi điều khiển ...z Các thiết bị giao tiếp có thể hoặc READ hoặc WRITE hay cả hai thao tác trên DBUS. – Chỉ 1 thiết bị có khả năng “độc quyền truy xuất - exclusive access” – Đạt được yêu cầu trên nhờ sử dụng các bus 3 trạng tháiz Các thiết bị , mà viết lên DBUS chỉ có đường CE và RD/OEz Các thiết bị mà đọc và ghi lên DBUS, có các đường CE, RD/OE và WR – Chu kỳ viết: Xác lập CE và sa đó lập WR – Chu kỳ đọc: Xác lập CE, sau đó lập RD/OE 10/1/2005 7 DCE4. 8051 Ext. Code Mem Read Cycle 10/1/2005 8 DCE5. 8051 Ext. Data Mem Read Cycle 10/1/2005 9 DCE6. 8051 Data Memory Write Cycle 10/1/2005 10 DCE7. 8051 – Address Generationz Bộ phát sinh địa chỉ là 1 phần của phần cứng mà tạo ra địa chỉ duy nhất cho mỗi thiết bị giao tiếpz Ví dụ – F1 = 0x1000 – F2 = 0x4000 – F3 = 0xFFFF 10/1/2005 11 DCE8. 8051- Address Mapz Ánh xạ địa chỉ – Danh sách địa chỉ của tất cả Led 2b 0xF000 các thiết bị giao tiếp – Danh sách các kích thước của mỗi thiết bịz Ví dụ Led 8b 0x500 0x8000 – 4K of Code Rom at 0x0000 Code RAM 4K 0x4000 – 4K of Code RAM at 0x4000 – 32K of Data RAM at 0x0000 RAM 32K – 16 bytes of Data RAM (LCD) 0x1000 at 0x 8000 Code ROM 4K – 2bytes of Data RAM (7 seg 0x0000 0x0000 LEDs) at 0xF000 Code memory Data memory 10/1/2005 12 DCE9. Ví dụ 1 : 2K Memory at 0x0000z Các chân: địa chỉ - A10 đến A0, dữ liệu – D7 đến D0,_RD, _WR, _CEz Địa chỉ cơ sở = 0x0000z Kích thước = 2k (2 *1024 = 2048 bytes = 0x0800)z Để ánh xạ địa chỉ trong khoảng 0x0000 đến 0x07FF, tính theo hệ nhị phân: 0000 - 0000 - 0000 - 0000 đến 0000 - 0111 - 1111 – 1111. Thì 11 bit địa chỉ thấp nhất, từ A0 đến A0 phải được nối đến các chân địa chỉ trên bộ nhớ. 10/1/2005 13 DCE9.Ví dụ 1 ... z Các bit địa chỉ không sử Bảng sự thật cho CE dụng là – A15 đến ...