Bài giảng Vi điều khiển: Chương 1 - Cấu trúc phần cứng của AT89C51

Bài giảng Vi điều khiển: Chương 1 - Cấu trúc phần cứng của AT89C51

Mô tả cơ bản về tài liệu:

Chương 1 "Cấu trúc phần cứng của AT89C51" thuộc bài giảng Vi điều khiển trình bày tổng quan về phần cứng của AT89C51, đặc điểm phần cứng, cấu trúc chung của một vi điều khiển. Tham khảo nội dung bài giảng để nắm bắt thông tin chi tiết.

Nội dung trích xuất từ tài liệu:

Bài giảng Vi điều khiển: Chương 1 - Cấu trúc phần cứng của AT89C51 MOÂN HOÏC VI ÑIEÀU KHIEÅN MUÏCTIEÂU- Naém ñöôïc caáu truùc phaàn cöùng VI ÑieàuKhieån AT89C51- Taäp leänh hôïp ngöõ- Khung chöông trình hôïp ngöõ vieát choAT89C51- Vieát chöông trình öùng duïng NOÄI DUNG MOÂN HOÏCD a ã n n h a ä pCh ö ô n g 1 :Ca á u t ru ù c p h a à n c ö ù n g c u û a AT8 9 C5 1Ch ö ô n g 2 :Ta ä p le ä n h AT8 9 c 5 1Ch ö ô n g 3 :la ä p t rìn h h ô ïp n g ö õ Ch ö ô n g 4 :Bo ä ñ ò n h t h ô ø i( t im e r)Ch ö ô n g 5 :N g a é t ( In t e rru p t )Ch ö ô n g 6 :P o rt n o á it ie á p ( s e ria lp o rt )Ch ö ô n g 7 :Gia o t ie á p TOÅNG QUAN - Sô löôïc quaù trình hình thaønh quaùphaùt trieån cuûa VÑK-Töø Vi xöû lyù ñeán Vi đÑiều khiển- Caáu truùc chung cuûa moät Vi đÑiềukhiểnChöông 1: CAÁU TRUÙC PHAÀN CÖÙNG INT 1. INT0. Timer 2(8052/8032) Timer1 Timer0 serial port 128 byte RAM ROM Time 2 8032/8052 0K-8031/8032 8032/8052 4K-8051 8K-8052 Time 1 interrupt other register 128 byte RAM control Time 0 CPU oscillatior bus control I/O port serial port EA ALE RST TXD* RXD* PSEN P0 P1 P2 P3 address/data Hình1.9 Caáu truùc beân trong 89C51ÑAËC ÑIEÅM PHAÀN CÖÙNG- 4 KB ROM noäi.- 128 Byte RAM noäi.- 4 Port xuaát /nhaäp I/O 8 bit.- 1 boä giao tieáp Giao tieáp noái tieáp.- 2 boä ñònh thôøi 16 bit- 64 KB boä nhôù chöông trình ngoaøi( boä nhôù chöông trình = program =code memory)- 64 KB boä nhôù döõ lieäu ngoaøiRAMngoaøi ( Boä nhôù döõ lieäu = Data)- 210 vò trí nhôù coù theå ñònh ñòachæ bit. I. CPUGoàm ALU vaø Control unit ñöôïcñoùng goùi. Ñaây laø CPU 8 bit.Chuùng ta chæ naém caùc cheá ñoäñòa chæ maø CPU cung caáp (phaàntaäp leänh)II. I/O (INPUT/OUTPUT)1.Chứcnăngcácchân+Port0:P0.0–P0.7:Port I/O 8 bit coù 2 chöùc naêng 8 ñöôøng döõ lieäu: D0 – D7 8 ñöôøng ñòa chæthaáp: A0 – A7 ( khi duøng vôùi boä nhôù môû roäng beân ngoaøi )+Port1:8chaân:P1.0–P1.7: Port I/O 8 bit : duøng ñeå giao tieápvôùi caùc thieát bò beân ngoaøi.+Port2:8chaânP2.0–P2.7:Port I/O 8 bit: coù 2 chöùc naêng 8 ñöôøng döõ lieäu: D0 – D7 8 ñöôøng ñòa chæcao: A8 – A15 ( khi duøng vôùi boä nhôù môû roäng beân ngoaøi ) +Port3:P3.O–P3.7 : Port I / O 8 bit: coù 2 chöùc naêng Port I / O 8 bit Caùc chaân ñieàu khieån : T0, T1, WR,RD, INT0, INT1, TxD, RxD 5V: Duøng ñeå khôûi ñoäng laïi heä thoáng 10U F 100 S1 8K2 0 Hình1.2Maïchreset XTAL1vaøXATL2 : duøng ñeå gheùp vôùi thaïch anh beân ngoøai. Taàn soá danh ñònh cuûa thaïch anh laø 12Mhz (ñoâi luùc duøng 11.059 Mhz) ALE(ChopheùpchoátñòachæAddressLatchEnable): Chaân naøy xuaát tín hieäu cho pheùp choát ñòa chæ(byte thaáp) cuûa ñòa chængoaøi vaøo 1 thanh ghi ngoaøi(boä ñeäm). Chaân naøy ñöôïc noái vôùi chaân cho pheùp cuûa vi maïch choát beân ngoaøi. 89C51 Memmory P0 D0D7 74CH373 DQ A0A7 ALE G P2 A8-A15 Hình1.3Kếtnốibộnhớngòai- ALE = 1 : Port 0 trôû thaønh Address. P0.0 – P0.7 =A0 - A7 ( byte ñ/c thaáp )- ALE = 0 : Port 0 trôû thaønh Port data.P0.0 – P0.7 =D0 - D7- Neáu ta khoâng duøng boä nhôù ngoaøi thì chaânALE noái ñaát. :(choph ...