Độ tin cậy hệ thống Thiết kế đánh giá độ tin cậy

Trong thiết kế đánh giá độ tin cậy DART (design assessment reliability testing) mục tiêu là nghiên cứu giảm rủi ro của sản phẩm, được thực hiện chủ yếu thông qua các phương pháp thử nghiệm gia tốc. Mục tiêu của các nghiên cứu này nhầm làm quá trình trưởng thành của thiết kế càng nhanh càng tốt thong qua việc nhận dạng các chế độ hỏng hóc tiềm tàng và các tác động sửa sai đúng đắn.
Nội dung trích xuất từ tài liệu:
Độ tin cậy hệ thống Thiết kế đánh giá độ tin cậy THI T K ðÁNH GIÁ ð TIN C Y 1. M ñu Trong thi t k ñánh giá ñ tin c y DART (design assessment reliability testing), m c tiêu là nghiên c u gi m r i ro c a s n ph m, ñư c th c hi n ch y u thông qua các phương pháp th nghi m gia t c. M c tiêu c a các nghiên c u này nh m làm quá trình trư ng thành c a thi t k càng nhanh càng t t thông qua vi c nh n d ng các ch ñ h ng hóc ti m tàng và các tác ñ ng s a sai ñúng ñ n (xem hình 1). Tăng trư ng ñ tin c y trong h u h t s n ph m ñ u x u t hi n trong giai ño n này (xem hình 2). Lúc này, chi phí cho tăng trư ng ñ u ñ tin c y là r t bé so v i th nghi m k ti p v ñ chín ch n c a thi t k (DTM: design maturity testing). Như t h , s n ph m c n ñư c hoàn thi n trong giai ño n này. Trong giai ño n ý tư ng (c ng giai ño n 1), ch c ng c các ý tư ng thi t k , chưa phát tri n y u t tăng trư ng th c t . Tác ñ ng ch y u lên ñ tin c y c a s n ph m lúc này là ch n cơ s xây d ng s n ph m. Trong giai ño n ñánh giá (c ng giai ño n 2) nh m tìm ra các thành ph n thi t k ch y u và k t thúc. T kh năng thay ñ i ti m tàng l n, giai ño n này s có nh hư ng l n lên ñ tin c y c a s n ph m . Trong giai ño n phát tri n (c ng giai ño n 3), và giai ño n s n xu t (c ng giai ño n 5) v i d ng c c m tay t i ch , m ch in ñã hoàn t t, và vi c l a ch n các linh kiên ñã xong. M c tiêu c a DART (Design Assessment Reliability Testing) là xác ñ nh các ch ñ h ng hóc ti m tàng c h u trong thi t k ban ñ u c a quá trình thi t k . Tìm ra nguyên nhân c i ngu n c a ch ñ h ng hóc r i tích h p trong thi t k , thì th c hi n tăng trư ng ñ tin c y ñư c. ði u này th c hi n ñư c thông qua thi t k ra kh năng xu t hi n c a h ng hóc ti m tàng khi ñ n tay khách hàng và gi m r i ro c h u khi phát tri n các s n ph m m i. Quá trình này còn ñu c g i là giai ño n gi m r i ro (Risk-Mitigation Phase). Hình 1 mô t quá trình và m t s l i ñi m trong DART (Design Assessment Reliability Testing). DART trong c p l p ghép hay c p l p ghép con dùng phép th nghi m stress theo bư c (step-stress) làm phương pháp cơ b n. Chú ý là HALT (Highly Accelerated Life Testing) không ch có nghĩa là mô ph ng trong th i gian th c mà là phương ti n nhanh ñ kích kh i các ch ñ h ng hóc. Cơ s toán h c và ý ni m v phép th step-stress ñư c mô t trong chương 9. Trong c p ñ h n h p hay c p h p thành, có th dùng các phương pháp th nghi m khác theo mô t ph n 3. Phương pháp stress gia t c giúp tìm ra ch ñ h ng hóc ti m tàng c a thi t b trong th i gian ng n nh t. Các phương pháp này thư ng dùng các phép th nghi m tu n t (sequential) như phép th nghi m step-stressing dùng y u t nhi t ñ và rung ñ ng. Hai y u t stress này còn ñu c k t h p ñ ng th i. ði u này càng làm tăng nhanh quá trình th nghi m, và n u xu t hi n các ch ñ h ng hóc tương tác rung ñ ng/nhi t, thì phép th nghi m k t h p này là phương ti n duy nh t ñ phát hi n ra. Ph n ti p th o lu n v các phương pháp th nghi m này. M t y u t stress khác có th dùng là tăng công su t step-stress, power cycling, package preconditioning with infrared (IR) reflow, mô ph ng x tĩnh ñi n (ESD) và nhi u phương pháp khác. Ch n l a phuơng pháp nào thì tùy d ng và ñơn v th nghi m cùng các ch ñ h ng hóc ti m tàng c a ñơn v . 2. Phương pháp th nghi m HALT b n góc HALT ch y u ñư c dùng trong c p l p ghép hay c p l p ghép con. Phương pháp th nghi m HALT thì c n ñ n phòng HALT. Nhi u nhà cung c p ñã s n xu t ra các h th ng v i nhi u môi tru ng stress. Phòng này là duy nh t có th th c hi n các th nghi m step-stress v c nhi t ñ và rung ñ ng. Th nghi m này ch y u ñu c th c hi n trong giai ño n ñánh giá (Evaluation Phase) trong ñó các ñơn v ñư c ráp m ch th nghi m hay xây d ng các m u th (prototypes - xem hình 3) và còn ñu c th c hi n trong c ng giai ño n 3 ñ ki m nghi m l i k t qu c a th nghi m HALT trư c ñó. Quá trình phân tích h ng hóc FA (Failure Analysis) và th c hi n tác ñ ng hi u ch nh trong su t giai ño n th nghi m. Do th nghi m HALT là d ng th nghi m stress gia t c, cho phép xu t hi n r t nhanh quá trình tăng tru ng ñ tin c y khi thi t l p ñúng tác ñ ng hi u ch nh. Hơn n a, th nghi m này còn giúp thi t l p tiêu chu n th m tra ti m năng, c n có trong quá trình tăng tru ng c a năm s n xu t ñ u tiên. Phương pháp th nghi m HALT ñư c th c hi n v i b n góc th nghi m. ð u tiên, là các th nghi m step-stress v nhi t ñ và rung ñ ng, như mô t trong ph n 2.1 và 2.2. M c tiêu c a th nghi m này là tìm ra gi i h n khi v n hành và khi không v n hành c a ñơn v ñu c th . Các gi i h n này, khi tìm ñư c v i ñi u ki n nhi t ñ và rung ñ ng, t o ra b n góc c a th nghi m HALT (xem hình 4). Khi xác ñ nh ñu c các ch ñ h ng hóc, các k sư ñánh giá ch ñ h ng hóc r i th c hi n tác ñ ng hi u ch nh thích h p. Ph n 9.2 tóm t t các hư ng d n thích h p ñ ñánh giá ch ñ h ng hóc. Ti p ñ n là các th nghi m k t h p nhi t và rung ñ ng, như mô t ph n 2.3. Cu i cùng, th nghi m stress gia t c nhi t ñ , theo mô t ph n 2.4. Sau khi th c hi n tác ñ ng hi u ch nh, th nghi m v i các ñơn v m i dùng phương ti n tương t ñ xác ñ nh h u qu c a ch ñ h ng hóc m i và thi t l p gi i h n m i. C n ti p t c nghiên c u các ñi u ki n có liên quan ñ n ch ñ h ng hóc nh n d ng ñu c thông qua h th ng tác ñ ng phân tích/s a ch a h ng hóc. 2.1 Th nghi m HALT step – stress v nhi t Th nghi m step-stress v nhi t là th nghi m HALT ñư c dùng nhi u nh t. HALT dùng các th nghi m step-stress v nhi t ñ ñ tác ñ ng vào các ch ñ h ng hóc có liên quan ñ n y u t nhi t ñ . Thông thư ng thì step-stress là m t phương pháp khác c a th nghi m v tu i th (life testing) (xem chương 9). ðây là m t công c r t m nh nh m tìm ra cơ ch hóa-nhi t không m. (thí d : khu ch tán liên kim lo i metal interdiffusion, bài toán tăng tru ng intermetallic như ch t th i Kirkendall (Kirkendall voiding), chuy n d ch ñi n t (electromigration), phá h ng c ng MOS (gate wear out), etc.). Th nghi m còn ñu c dùng trong nghiên c u sâu v ñ tin c y. Do ...